Преобразователь длительности импульса в код Советский патент 1986 года по МПК G04F10/04 H03M1/00 

Изобретение относится к импульсной и вычислительной технике и может быть использовано в кодирующих устройствах, в системах автоматического управления, в измерительной технике и других областях радиоэлектроники. Цель изобретения - уменьшение вре мени преобразования длительности импульса в код до величины диапазона преобразования преобразователя путем введения п цепей поразрядного взвеши вания и соответствующими линиями задержки. На чертеже показана функциональная схема преобразователя. Преобразователь содержит п цепей преобразования, каждая из которых со держит двухвходовьй элемент ИЛИ 1, элемент задержки (ЭЗ) 2, двухвходовьй элемент И 3, триггер 4 и двухвхо довые элементы И 5 и 6. Последняя п-я цепь преобразования элементов И 5 и 6 не содержит. Один из входов элемента ИЛИ подключен .к входной ши не, а его выход - к первому входу элемента И и входу линии задержки, выход которой подключен к второму входу элемента И, при этом в каждой (п-1)-й цепочке выход элемента И под ключен к входу триггера и первому входу второго элемента И, второй вход которого подключен к прямому выходу триггера, а его инверсный выход - к второму входу первого элемента И, первый вход которого соединен с выходом линии задержки, выходы первого и второго элементов И подключены, соответственно к первому и второму входам элемента ИЛИ каждой следующей цепочки, причем длительность задержки каждой из линий задержки уменьшается в два раза в порядке следования цепочек преобразо вания, прямые выходы триггеров п цепочек преобразования подключены к N выходным разрядным шинам. Преобразователь работает следующим образом. Входной сигнал преобразуемой длительности t подается на вход элемен та ИЛИ 1. С выхода элемента ИЛИ 1 сигнал поступает на один вход элемен та И 3 непосредственно, а на другойчерез элемент 2. Величина задержки должна соответствовать временной цене разряда двоичного кода преобразования . 72 Если длительность входного импульса больше величины задержки элемента . 2, то на выходе элемента И 3 появляется иютульс, длительность которого уменьшена на величину задержки элемента 2, т.е. ty - tgj Срабатывает триггер 4. Таким образом, в этом разряде кода появляется 1, а выходной сигнал с прямого выхода триггера 4 открывает элемент И 6, с выхода которого импульс подается на вход следующей цепочки. Если длительность входного импульса tj( меньше длительности задержки, то .на выходе элемента И 3 импульс отсутствует. Триггер 4 не срабатывает и в этом разряде кода фиксируется О. Импульс через открытый элемент И 5 с выхода элемента 2 без укорачивания поступает на вход элемента ИЛИ 1 следующей цепочки. Импульсы аналогично проходят по следующей цепи и т.д. до последней. В результате последовательного прохождения входным импульсом всех цепей триггеры каждой из цепочек находятся в состоянии 1 или О в зависимости от того, больше или меньше длительность импульса на входе цепи величинызадержки этой цепи. Состояния триггеров каждой цепи соответствуют значениям разрядов полученного двоичного кода преобразования длительности входного импульса. Триггер первой цепочки соответствует старшему разряду кода. Время преобразования равно суммарному значению величин задержек ЭЗ и равно диапазону преобразования преобразователя. Формула изобретеиия Преобразователь длительности импульса в код, включающий цепочку преобразования, содержащую элементы ИЛИ, И и линию задержки, выход которой подключен к второму входу элемента И, а вход - к первому входу элемента И и выходу элемента ИЛИ, один из входов которого подключен к входной шине, отличающийся тем, что, с целью уменьшения времени преобразования, в него введено со второй по п-ю цепочек преобразования, где п равно числу разрядов двоичиого кода устройства, при этом в п-ю цепочку преобразования введен триггер,

312738724

соединенный с выходом элемента И, ачен к выходу линии задержки, выходы в остальные (п-1) цепочки преобразо-первого и второго элементов И подклювания введены триггер и первый и вто-чены соответственно к первому и второй элементы И, причем в каждойрому входам элемента ИЛИ каждой сле(п-1)-й цепочке выход элемента И под- sДУющей цепочки, причем длительность ключей к входу триггера я первомуэадержки. каждой из линий задержки входу второго элемента И,, второй входз меньшается в два раза в порядке слекоторого подключен к прямому выходудования цепочек преобразования, прятриггера, а его инверсный выход под-мые выходы триггеров п цепочек преобключен к второму входу первого эле- 10разования подключены к N выходным мента И, первый вход которого подклю-разрядным шинам.

Изобретение относится к импульсной и вычислительной технике и может быть использовано в кодирующих устройствах, в системах автоматического управления и других областях радиоэлектроники. Целью изобретения является уменьшение времени преобразования длительности импульса в код. Цель достигается введением п-1 цепей преобразования, в каждую из которых, кроме последней, введены элементы И 5, 6, устройство также содержит в каждой Цепи элемент ИЛИ 1, линию 2 задержки, элемент ИЗ, триггер 4. Устройство обладает временем преобразования,- равным суммарному значению величин задержек линий задержек, и равно диапазону преобразования, что ПО сравнению с известным дает вьмг(Л рьнп в 128 раз. ШйТ