Вибрационный источник сейсмических сигналов Советский патент 1990 года по МПК G01V1/37 

1 , I

Изобретение относится к источникам сейсмических сигне-ялов, предназначенным для сейсмической разведки на. нефть и газ.

Цель изобретения - повьппения зф- фектквиости работы источника путем повыгаечия точности фазовой синхронизации.

На фиг.I дана блок-схема вибрационного источника сейсмических сиг- налов; на фиг.2 - схема возможной реализации формирователя; на фиг.З - схема возможной реализации усилителя с непременным коэффициентом усиления; на фи .Д - детектор нулевого уровня; на фиг.З - циклограмма, поясняющая работу вибрационного источника сейсмических сигналов.

20

25

30

Вибрационный источник сейсмических сигналов (фиг.1) содержит возбудитель 1 вйЙраци Ч, включающий опорную плиту 2 с установленным на ней датчиком 3 ускорения, реактивную массу 4 с датчиком 5 массы и электрогидравлическим преобразователем 6, вклку ающим датчик 7 зплотлй- ка, программное ycтpoйctвo 8 управления, которое своим первым,выходом соединено с первым счетчиком 9, выходы последнего связаны с входами первого преобразователя 10 код - аналог, второй счетчик 11, второй преоб- разовдтелъ 12 - код-аналог, блок 13 следящей системы, усилитель 14 мощности и электрогидравлический преоб - разователь 6 соединены последовательно, на второй вход блока следящей системы подается сигнал с датчика 5 массы 5, а нз третий вход - сигнал с датчика 7 золотника, датчик 3 уско- рения, блок 15 фильтрации, включающий следящие фильтры 16 и 17, устройство 18 сопряжения, включающее литель 19 и первый компаратор 20, и блок 21 фазовой синхронизации сое- динены последовательно, а вьпсод блока фазовой синхронизации, включающего RS-триггер 22, два элемента 2И-НЕ 23 и 24, элемент ИЛИ 25 и одно- вибратор 26, связан с входом второ- го ачетчика 11, устройство 27 утграв- ления, первые выходы коюрогр соеди нены с первыми входами программного устройства 8 управления. Радиостай- цию 28, соециненную последовательно W с декодирующим устройством 29, выход которого подключен к второму входу программного устройства 8 управления.

77034J

а управляющт пыход текур(рГ1 частоты прогряммногп устройстпа 8 управления соединен с управляюкщми входами следящих фиJ ьтpop 16 и 17, третий выход 5 устройства 27 упрапления соединен с пятым входом блока 21 фазовой синхронизации, последний включает постоянное запоминающее устройство (ПЗУ) 30, преобразователь 31 код-частота, два

10 формирователя 32 и 33, логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 34,

Устройство 8 сопряжения включает усилитель 35 с пер€;менным коэффициентом усиления, детектор 36 нулевого 5 уровня, второй компаратор 37 и ПЗУ 38; блок 15 фильтрации включает фильтры 39,40 и 41, 42 низкой частоты.

Управляющие выходы кода текущей частоты программного устройства 8 управления поданы на третьи входы блока 21 фазовой синхронизации и второе входы устройства 18 сопряжения, третий же вход блока 15 фильтрации соединен с выходом первого преобразователя 10 код - аналог, а второй выход блока 1.5 фильтрации подан на третий вход устройства 16 сопряжения, четвертый вход которого соединен с вторым выходом устройства 27 управления, а второй выход устройства 18 сопряжения связан с четвертым входом блока 2} фазовой синхронизации, при этом выход первого формирователя 32 блока 21 фазовой синхронизации подключен к R-входу RS-триггера 22 и первому входу логического, элемента ИЛИ 25, выход второго формирователя 33 подключен к S-входу RS-триггера 22 н второму входу логического элемента ШШ 25, первий выход RS-триггера соединен с первым входом первой схемы 2И-НЕ 23, а второй выход RS-трнггера 22 соеди- нен с первым входом второй схемы 2И-НЕ, вторые входы первой и второй схем 2И-НЕ 23 и 2- подключены к вы- ходу логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ЗА, выход элемента ИЛИ 25 подан на вход одновибратора 26, выход которого соединен с третьим входом ПЗУ 30, первьй и второй входы которого соединены с выходами первого и второго логических элементов 2И-НЕ 23 и 24 .соответственно, а четвертый вход ПЗУ 30 через пятый вход блока 21 фазовой синхронизации соединен с третьим выходом устройстпа 27 упранления. Выходы ПЗУ 30 подключены к управляющим входам преобразователя 31 код-частота, выход последнего соединен через пыход блока 21 фазовой синхронизации с входом второго счетчика 1I, а первый вход преобразователя 31 код-частота соединен через второй вход блока 21 фазовой синхронизации с третьим выходом программного устройства 8 управ- ления, первый вход блока 2I фазовой синхронизации подключен к первьм входам первого, второго формирователей 32 и 33 и первому входу логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34, четвертый вход блока 2I фазовой син- хронизапчи связан с вторыми входами первого и второго формирователей 32 и 33 и вторым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34, первый вход устройства 18 сопряжения соединен с входом усилителя 35 с переменным коэффициентом усиления, управляющие входы которого соединены с выходами ПЗУ 38. Усилитель 35 с пе- ременным коэффициентом усиления, детектор 36 нулевого уровня и первый компаратор 20 соединены последовательно, выход же первого компаратора 20 соединен с первым выходом устройства 18 сопряжения, вторые входы устройства 18 сопряжения подключены к первым входам ПЗУ 30, третий вход устройства сопряжения 18 соединен с входом усилителя 19, уси- литель 19 и второй компаратор 37 соединены последовательно, причем выход второго компаратора 37 связан с вторим выходом устройства 18 сопряжения, четвертый вход которого подключен к второму входу ПЗУ 38, первый и третий входы блока 5 фильтрации соединены с входами первого и второго фильтра 39 и 40 частоты со-г ответственно. Первый фильтр 39 низ- кой частоты, первый следящий фильтр 16, третий фильтр 41 низкой частоты соединены последовательно, а выход третьего фильтра 41 низкой частоты соединен с первым выходом блока 13 фильтрации, второй фильтр 40 низкой частоты, второй следящий фильтр 17, четвертый фильт|р 42 низкой частоты соединены последовательно,а.выход четвертого фильтра. 42 низкой частоты соединен с вторым выходом блока 15 фильтрации.

На фиг.2 изображен формирователь 32 и 33, содержащий логические элементы ПК. Д) - , а также лог мески .элемент ЗИ-2Ш1И-11Р, 50, при этом второй вход формирователя соединен с первым входом логического элемента ЗН-2ИЛИ-НЕ 50 и входом элемента НЕ 43, элеме ты НЕ 43 - 45 соединен Последовательно, выход элемента НЕ 45 подан на второй вход элемента ЗИ-2ИЛИ-НЕ 50, кроме того,выход элемента НЕ 45 подключается к четвертому входу элемента ЗИ-2ИЛИ-НЕ 50 и н вход элемента НЕ 46. Элементы НЕ 46 48 соединены последовательно, выход элемента НЕ 48 подан на пятый вход элемента ЗИ-2ИЛИ-НЕ 50. Первый вход формирователя соединен с шестым входом элемента ЗИ-2ИЛИ-НЕ 50 и через элемент 49 соединен с третьим входом элемента ЗИ-2ИЛИ-НЕ и шестым входой элемента ЗИ-2ИЛИ-НЕ 50, выход логического элемента ЗИ-2ИЛИ-НЕ 50 подключен к выходу формирователя.

На фиг.З изображен усилитель 35 с переменным коэффициентом усиления содержащий цифро-аналоговый преобразователь (ЦАП) 51, операционный усилитель 52, при этом вход I усилителя 35 с переменным коэффициентом усиления соединен с выводом резистора обратной связи R ЦАП 51, а восьмиразрядная гаина ПАП 51 соединена с входом 2 усилителя 35 с переменным коэффициентом усиления, инвертирующий вход операционного усилителя 52 подсоединен и к аналоговому выходу ПАП 51, неинвертирующий же вход операционного усилителя 52 соединен с общей точкой, выход операционного усилителя 52 соединен с вьтхо - дом усилителя 35 с переменным коэффициентом усиления и входом Опорное напряжение ЦАП 51.

На фиг.4 изображена схема де Гек- тора 36 нулевого уровня, содержащего конденсатор 53, резисторы 54-58, диоды 59 - 62, а также операционный усилитель 63, npit этом вход детектора нулевого уровня соединен с конденсатором 53, который последовательно соединен с резистором 54. Резистор 54 соединен с инвертирующим входом операционного усилителя 63, а также с резисторами 55 и 56. Резистор 55 соединен с анодом диода 60 и катодом диода 59, анод которого связан с источником отрицательного питающего напряжения через резистор 5S и катодом диода 61. Катод диода 60

соединен с источником положительного питающего напряжения через резистор 57 и анодом диода 62. Анод диода 61 , катод диода 62, резистор 56 соединены с выходом операционного усилителя 63, который подключен к выходу детектора 36 нулевого уровня.

. На фиг.5 дана циклограмма импуль- сов, поясняющая работу вибрационного источника сейсмических сигналов, где 64 - сигнал на выходе первого пробразователя 10 код - аналог; 65 - на выходе датчика 3 ускорения, 66 - ка выходе после второго фильтра 17 Следящего, 67 - на выходе после первого фильтра 16 следящего, 68 - на втором выходе блока 5 фильтрации; 69 - на выходе усилителя 35 с пере- мённым коэффициентом усиления; 70 - на выходе детектора 36 нулевого уровня, 71 - на втором выходе устройства 8 сопряжения; 72 - на первом выходе устройства 18 сопряжения.

Вибрационный источник работает следующим образом. ,

При приеме радиостанцией 28 кодированный сигнал о начале запуска поступает на вход декодирующего уст ройства 29, которое вырабатьюает стартовый импульс, инициирующий работу программного устройства 8 управления, которое начинает генерироват последовательность импульсов пере- менной частоты . Параметры этого сигнала: начальная частота, конечна частота и длительность развертки задаются устройством 27 управления. С выхрда 1 программного устройства 8 управления- сигнал поступает на вход первого счетчика 9. Коэ(1х))ициент счета первого счетчика 9 равен 256. При поступлении на его вход 256 импульсов код на его выходе изменяется от О до 256. Далее сигнал поступает на преобразователь код - аналог. Первый преобразователь 10 код аналог формирует один период синусоидаль- иого сигнала. На выходе 3 программного устройства 8 управления форми руется сигнал Рев х J6, который пост пает на вход 1 преобразователя 3I код-частота.

При отсутствии на входах блока 21 фазовой синхронизации сигналов или , ЧГ1РИ наличии сигналов, совпадающгас

0 5 0 5

о ,

5

0

5

по фазе, на выходе схемы ИСКЛЮЧАЮЩЕЕ ШГИ ЗА будет уровень логического нуля, а на выходах схем 2И-ИЕ 23 и 24 будут уровни логических единиц. При этом ПЗУ 30 подаст на вход ПЧК 31 код, при котором на ег о выходе появится частота У(т.е, коэффициент деления ПКЧ 31 будет 16). Из сигнала второй счетчик 11 и второй преобразователь 12 код-аналог формируют синусоидальньм сигнал, аналогичный .сигналу, который формирует первый счетчик 9 и первый преобразователь 10 код-аналог. Этот сигнал через блок I3 следящей системы и усилитель 14 мощности поступает на электрогидравлический преобразователь 6. Для поддержания заданного положения реактивной массы 4 и распределительного золотника возбудителя I вибрации используются цепи обратных связей от датчика 7 золотника на третий вход блока следящей системы и от датчика 5 массы - на второй вход блока 13 следящей системы. Таким образом, при поступлении синусоидального сигнала с усилителя 14 мощности на вход электрогидравлического преобразователя 6 возбудитель 1 вибрации начинает колебаться с заданной частотой. При этом датчик 3 ускорения, установленный на опорной плите 2, вырабатывает сигнал 65 (фиг.5), который посг тупает на первый вход блока I5 фильтрации. На третий вход блока 15 фильтрации поступает сигнал 64 с выхода первого преобразователя IО код-аналог (фиг.5).

Несмотря на то, что сигналы с первого и второго преобразователей 10 и 12 код-аналог начинают генерироваться в фазе, сигналы на первом и . третьих входах блока 15 фильтрации будут име.ть различную фазу за счет того, что блок 13 следящей системы, усилитель 14 мощности, лектрогид- равлический преобразователь 6, возбудитель 1 вибрации, а также различные характеристики упругости грунта будут изменять фазу. :

Блок 15 фильтрации предназначен для вьщеления сигналов первой гармоники и внесения эквивалентных фазовых сдвигов в два канала обработки, tax, сигнал с датчика 3 ускорения через первый вход блока фильтрации и вход первого ФНЧ (фильтра низкой час7

тотм) 39 поступает на пход первого (ФС) следящего фильтра 16. ФС 16 предназначен для выделения первой гармоники ус,корения. Перестройка ФС 16 осу1чествляется частотой Fcg,/2 с программного устройства 8 управления, синхронно с сигналом, формируемым вторым преобразователем 12 код-аналог. Таким образом, частота среза ФС 16 всегда равна частоте, поступающей с датчика 3 ускорения, установленного на опорной плите 2. ФС I6 реализован на основе интегратора с переключаемым резистором. Использование ФНЧ 39 на входе ФС 16 ограничивает спектр входного .сигнала стороны высоких частот, а применение ФНЧ 41 на выходе ФС 16 позволяет убрать с фильтруемых сигналов ступеньки, которые неизбежны при переключении. Идентичные фильтры 40 низкой частоты, ФС 17 и ФНЧ 42 включены в опорный канал (сигнал с выхода первого преобразователя 10 код-аналог) для компенсации фазовых искажений, вносимых в рабочем канале (сигнал с выхода датчика 3 ускорения) фильтрами 39 низкой частоты, ФС 16 и ФНЧ 41. Таким образом, сигнал 64 опорного канала с выхода первого преобразователя 10 код-аналог (фиг.5), пройдя через ФС 17 (сигнал 66) и ФНЧ 42 (сигнал 68), поступает на третий вход устройства 18 сопряжения, а сигнал рабочего канала с выхода датчика 3 ускорения (сигнал 65), пройдя через ФС 16 (сигнал 67) и ФНЧ 41 (сигнал 68), поступает на первый вход устройства 18 соп- ояжения.

Устройство 18 сопряжения предназначено для согласования уровня выходов Сигналов с блока фильтрации и уровня уходов сигналов для блока фазовой синхронизации, а также усиления данных сигналов во всем динамическом диапазоне. Опорный сигнал по- стзшает на третий вход устройства сопряжения постоянной амплитуды, поэтому для данного канала имеется только усилитель 19 и второй компаратор 37 в устройстве 18 сопряжения, выходной опорный сигнал с второго выхода устройства сопряжения после прохождения через усилитель 19 и второй компаратор 37 (сигнал 71) поступает на четвертый вход блока 21 фазовой синхронизации. Рабочий сигнал

34В

поступает ия иерпый пход уг.тро1 1стпа сопряжения, кяк мии.амплмтудм при низких частотах (О-ЗО ) , так и макс.амплитуды при частотах 30- 250 Гц.

Для получения нормализованной амплитуды сигнала в рабочем канале устройство 18 сопряжения содержит ПЗУ, усилитель 35 с переменным коэф- фициентом усиления, детектор 36 кулевого уровня 36, первый компаратор 20. Усилитель 35 с переменным коэффициентом усиления предназначен для компенсации уменьшения амплиту- ды сигнала с .датчика 3 ускорения на частотах ниже 30 Гц. Коэффициент : усиления усилителя 35 с переменным коэффициентом усиления изменяется цифровым кодом с ПЗУ 38 по двум зако- нам - 60 dB/dec. и 40 dB/dec., выбор которых осухцествляется с устройства 27 управления по входу 2 ПЗУ 38. Выбор цифрового кода с ПЗУ 38 на усилитель с переменньм коэффициен- том усиления осуществляется кодом сигнала F,,приходящего на вход I ПЗУ 38 с программного устройства 8 управления.

Усилитель 35 с переменнь1м коэф- фициентом усиления работает следующим образом (Лиг.З). Данная схема включения ПАП 51 и операционного усилителя 52 аналогична пключению в обратную связь операционного уси- лителя 52 переменного резистора, ко- торь1й изменяется в зависимости от цифрового кода, поступающего на вход 2 схемы усилителя 35 с переменным 1коэффициентом усиления. Таким обра- зом, код с ПЗУ 38 изменяет сопротивление в цепи обратной связи операционного усилителя 52 посредством . ЦАП 51 и соответственно коэффициент усиления операционного усилителя 52 в соответствии с поступающим на вход 2 устройства 18 сопряжения цифр ового кода. Далее сигнал ускорения с усилителя 35 с переменным коэффициентом усиления, имеющий выравненную ампли- тудно-частотную характеристику (сигнал 69) , поступает на .детектор 36 нулевого уровня для вьще-ления переходов через нулевой уровень сигнала скорения.

Детектор 36 нулевого уровня работает следующим образом. При отсутствии сигнала на входе 1 диоды 59 и 60 и резистор 55 отключены от цепи

обратной связи операционного усилителя 63. В этом случае, коэффициент усилений операционного усилителя 63 определяется соотношением резисторов 56 и 54 и выбран равным 00. При подаче на вход переменного напряжения открывается диод 59 или 60 в. зависимости от полярности входного напряжения, включают резистор 55 в цепь обратной связи операционного усилителя 63 и коэффициент усиления определйется соотношением резисторов 55 и 54 и выбран равным 1 , Таким образом, детектор 36 нулевого уровня работает всегда в линейном режиме и не внocиf фазовых искажений (сигнал 70). Сигнал ускорения с детектора нулевого поступает на компаратор 20 для преобразования его в цифровой вид.

Первый и второй компараторы 20 и 37 устройства сопряжения 18 преобразуют сигналы первой гармоники опорного канала и рабочего канала л цифровой вид (сигналы 71 и 72). Таким образом, опорный сигнал поступает на четвертый вход блока 21 фазе вой синхронизации, а рабочий сигнал (преобразованный от датчика ускорения) с соответствующим сдвигом фа- зы поступает на первый вход блока 21 фазовой синхронизации. При появлении сигналов на первом и четвертом входах блока 21 фазовой синхрониза- ции начинают работать второй и первый формирователи 32 и 33 блока фазе вой синхронизации..

Формирователь 32 luivf 33 (фиг.2) работает следующим образом. При появлении на входе I положительного фронта напряжения, совпадающего с положительным уровнем сигнала на входе 2 (что соответствует опережени на фазе сигнала на входе 2), ahe- менты НЕ 43 - 45 и элемент ЗИ-2ИЛИ- НЕ 50 формируют импульс, равный длительности задержек, определяемьа: пере1аоочеиием трех вентилей 43 - 45. Аналогичный импульс на вйходе формирователя появится при совпадений отрицательно импульса на входе I с нулевьы уровнем сигнала на входе 2 формирователя.

Таким образом, при появлении на , входе 1 блока фазовой сишсроииэации рабочего сигнала, опережающего по фазе опорный сигнал, на выходе первого формирователя 32 появятся отрица

j Ю ts 20

2S . о ,

:

j 5

тельные импульсы напряжения, совпадающие по премерш с фронтами сигнала ускорения. Эти импульсы установят RS-триггер 22 по R-входу в состояние логической единицы, что соответствует опережению сигнала ускорения. Аналогично, если сигнал ускорения отстает от опорного, RS-триггер 22 будет установлен в ноль, что соответствует отставанию сигнала ускорения. На выходе схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 34 формируется сигнал, определяющий величину фазового сдвига между рабочим сигналом и опорным сигналом. RS-триггер 22 разрешает прохождение этого сигнала через схему 2И- НЕ 23 или через схему 2И-НЕ 24. Следовательно, при опережении сигнала ускорения сигнал фазовой ошибки появится на входе 1 ПЗУ 30,а при отставании - на входе 2 ПЗУ 30. При появ- ленйи на выходах формирователей 32 или 33 знаковых импульсов, совпадающих с началом сигналов фазовой ошибки, через схему ИЛИ 25 запускается одновибратор 26, который формирует на своем выходе импульс, длительность которого соответствует фазовому сдвигу 0,7°.

ПЗУ 30 управляет ПКЧ 31. В зависи мости от кода на выходе ПЗУ 30 изменяется частота сигнала на выходе ПКЧ 31. В момент, когда фазовая ошибка равна нулю, на выходах схем 23 и 24 отсутствует сигнал о наличии фазовой ошибки, на выходе ПЗУ пвявл ляется код, при котором на выходе ПКЧ будет сигнал частбтой F. . ПрИ наличии сигнала фазовой ошибки на выходе схемы 2И-НЕ 23 (опережение) код на выходе ПЗУ изменит частоту ПКЧ и оно станет .-uF, а при сигнале на выходе схемы 2И-НЕ 24 Отставание частота на выходе ПКЧ станет . На входы ПЗУ поступает код значения текущей частоты тек ® зависимости от текущей частоты ЙЗУ меняет величину изменения частоты на выходе ПКЧ uF (AF - величина, характеризующая скорость фазовой коррекции). В связи с тем, что фазочастотная характеристика виб- рационного источника сейсмических сигналов имеет нелинейный характер и имеются участки с различным накло- иом, есть необходимость, поддерживать максимально возможную скорость фазовой коррекции и в то же время

работать в области устончмпон (без возбуждений) работы систеь1ы фазовой синхронизации, скорость фазовой коррекции (дГ), меняется в зависимости от участка фазочастотной характеристики, на которой происходит работа

(в зависимости от F ).

Блок фазовой синхронизации в период наличии фазовой ошибки изменяет н своем выходе частоту на величину ЛР и при фазовой .ошибке & вьщает на вход второго счетчика 11 число импульсов

. () или п ( ±dF),

где n - число импульсов на йыходе

ПКЧ; t - время, в течение которого была зарегистрирована фазовая ошибка;

F , .- частота,11оступающая на вход первого и второго счетчиков 9 и П при отсутствии фазовой ошибки;

dF - приращение частоты, поступающей на вход второго счетчика 11 при несовпадении фаз сигналов, поступающих на входы 1 и 4 блока фазовой синхронизации;uJ - круговая частота. На первый счетчик, который управляет первым преобразователем код аналрг (вырабатьтающим опорный сигнал), за это время придет число импульсов, которое определяется из выражения

п.

л -, il)

За счет Того, что при опережении рабочего сигнала уменьшается число импульсов, поступающих на вход второго счетчика 11, по сравненмо с числом импульсов, поступающих на вход первого счетчика 9, а при отставания рабочего сигнала (ускорение) уве- личивается число импульсов, .посту- пазщих на .вход второго счетчика 11, происходит смещение фазы сигнала, формируемого преобразователем 12 код -- аналог, а следовательно, и (f4epe3 блок следящей системы, усилитель мощности, злектромагнитрый преобразователь 2, датчик 3 ускорения, первый ФНЧ 39, первый ФС 16, третий ФНЧ 41, усилитель 35 с переменнь1М коэффициентом усиления, детектор 36

27703412

нулепого уровня, ттерпый компаратор 20) сигнала ускорения п сторону уменьшения фазового сдвига.

Разница между числом импульсов, 5 поступающих на вход первого счетчика 9 и второго счетчика I1

п - п

- -rJ-

и)

0

O

j

5

5

0

0

Как видно из последнего выражения, при некоторых малых значениях л Ч

&V.

число -- AF станет меньше единицы,

а так как мы оперируем только целыми положительными значениями п и п станет равно нулю. Когда п-п равно нулю, не происходит фазовой компенсации, т.е.лЧ , будет зоной нечувствительности блока фазовой синхронизации. Для уменьшения зоны нечувствительности (увеличения точности фаЗо- вой синхронизации) при малых значениях увеличиваем величину Л.Е. Для этого предназначен одновибратор 26, который при начале регистрации фазовой ошибки через схему ИЛИ 25 запускается импульсом от первого или второго формирователя 32 и 33 и вырабатывает импульс, длительность которого соответствует фазовому сдвигу дц). Этот импульс поступает на вход ПЗУ 30 и в течение действия его вели ч 1надЧ повьциается до такого уровня, при котором величина зоны нечувствительности блока фазовой синхронизации уменьшается до величины, при которой ее значением можно пренеб-,. речь, т.е. значительно пов11Ш1ается разрешающая способность (точность) фазовой синхронизации.

При работе вибpaциoч oгo источника сейсмических сигналов на разных- грунтах могут меняться условия возбуждения сигналов в грунте, меййются параметры системы грунт - источник.

При этом изменяется (повьш1ается кпи снижается) устойчивость работы блока фазовой синхронизации. Для выбора оптимальной скорости фазовой коррек- дни вне зоны нечувствительности

выход устройства 27 управления связан с входом ПЗУ 30. При изменении уровня сигнала на четвертом входе ПЗУ 30 изменяется код на выходе ПЗУ 30 при наличии ошибки и вне зоны

5 нечувствительности, а этот код изменяет величинуДУ, вырабатываемую ПКЧ 31, т.е. меняет скорость фазовой коррекции.

Формула изобретения Вибрационньш источник сейсм1- ес- ких сигналов, содержащий возбудитель вибраций, включающий излучающую плиту с установленным на ней датчиком ускорения, реактивную массу с датчиком МЙ.ССЫ и электрогидравлическим преобразователем с датчиком золотниг ка, программное устройство управления, два счетчика, дна преобразователя код - аналог, блок следящей системы, усилитель мощности, устройство управления, радиостанцию, декодирующее устройство, блок фн тьтрации, СОдег/ж&.дий два следящих фильтра, устройство сопряжения, содержащее усилитель и компаратор, и блок фазовой синхронизации, сг ержащий КЗ-триггер два элемента 2И-НЕ, элемент ИЛИ и одновибратор, причем первый выход п рограммного устройства управления соединен с первым счетчиком, вьпсоды которого соединены с входами первого преобразователя код - аналог, при этом последовательно соединены блок фазовой синхронизации, второй счетчик, второй преобразователь код - аналог, блок следящей системы, усилитель мощности и злектрогидравличес- кий преобразователь, причем второй вход блока следящей системы связан с датчиком массы, а третий - с датчиком золотника, при этом последовательно соединены датчик ускорения, блок фильтрации, устройство сопряжения и блок фазовой синхронизации, первые выходы устройства управления . соединены с первыми входами программного устройства управления,радиостанция соединена с декодирующим устройством, выход которого подключен к второму входу nporpai-iMHoro устрой- CTBt управления, а управляющий выход текущей частоты программного устройства управления соединен с управляющими входами следящих ров через второй вход блока фильтрации, третий выход программного устройства управления соединен с вторым входом блока фазовой синхронизации, отличающийся тем, что, с целью повышения эффективности работы вибратора за счет повышения точности фазовой синхронизации, в блок фазовой синхронизации введены первое постоянное запоминающее устройство, преобразователь код -;час- .ота, два формирователя, логический

элемент И(;КЛ1 1ЧЛ 01ЦЕК ШШ, в устройство сопряжения введен усилитель с переменным коэффициентом усиления, етектор нулевого зфовня, второй

компаратор н второе постоянное запоминающее устройство, а в блок фильтрации - четыре фильтра низкой частоты, причем управля1Ш1ие выходы кода текущей частоты программного устройства управления поданы на третьи входы блока фазовой синхронизации и вторые входы устройства сопряжения, третий же вход блока фильтрации соединен с выходом первого преобразователя код - аналог, а второй выход . блока фильтрации - с третьим входом устройства сопряжения, четвертый .вход устройства сопряжения соединен (с вторым выходом устройства управл

|Ния, а второй выход устройства сопряжения связан с четвертым входом блока фазовой синхронизации, при этом выход первого формирователя блока фазовой синхронизации подключен к

R-входу КЗ-триггера, к первому входу логического элемента ИЛИ, а вЫход второго формирователя подключен к S-ВХОДУ RS-триггера и второму входу логического элемента ИЛИ, первый вкход RS-триггера соединен с первым входом первой схемы 2И-НЕ, а второй выход RS-триггера соединен с первым входом второй схемы 2И-НЕ, вторые входы первой и гторой схем подключены к выходу логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы первого постоянного запоминающего устройства соединены с выходами первого и второго логических элементов 2И-НЕ соответственно, ВЫХод элемента ИЛИ подан на вхоД одновибрато- ра, вьгюд которого соединен с третьим входом первого постоянного запоминающего устройства, четвертый вход которого чергз пятый вход блока фазовой синхрониза1Д1и соединен с третьим выходом устройства управления, выходы первого постоянного запоминающего устройства подключены к уп- равляющим входам преобразователя код - частота, выход последнего соединен через выход блока фазовой синхронизации с входом второго счетчика, я первый вход преобразователя код - частота соединен через второй вход блока фазовой синхронизации с третьим выходом программного устройства управления, первый вкод блока

фазовой синхронизации подключен к первым входам первого и второго формирователей и первому входу лог1тчес- кого элемента ИСКЛЮЧАЩЕЕ ИЛИ, чет- й ертый вхоД блока фазовой сннхронизации связан с вторыми входами первого и второго формирователей и вторым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход устройства сопряжения соединен с входом усилителя с переменным коэффициентом усиления, управляющие входы которого соединены с выходами второго постоянного запоминающего устройства, усилитель с переменным коэффициентом усиления, детектор нулевого уровня и.первый компаратор соединены последовательно, выход первого компаратора сое- динен с первым выходом устройства сопряжения, вторые входы устройства сопряжения подключены к первым входам второго постоянного запоминающего устройства, третий вход устройства

34-16

сопряжения соединен с входом усилителя, усилитель и второй компаратор соединены последовательно, причем выход второго компаратора связан с вторым выходом устройства сопряжения, четвертьп вход устройства сопряжения подключен к второму входу второго постоянного запоминающего устройства, первый и третий входы блока фильтрации соединены с входами первого и второго фильтров низкой частоты соответственно, первый фильтр низкой частоты, первый следящий фильтр, третий фильтр низкой частоты соединены последовательно, а выход третьего фильтра низкой частоты соединен с первым выходом блока фильтрации, второй фильтр низкой частоты,второй следящий фильтр, четвертой фильтр низкой частоты соединены последовд- тельно, а выход четвертого фильтра низкой частоты соединен с вторым выходим блока фильтрации.

Г

-rf I

S:n..

fu-J

v

Изобретение относится к вибра- ционной сейсморазведке, а именно к электрогидравлическим источникам сейсмических сигналов. Цель изобрете ния - повышение эффективности работы источника за счет повьшения точности фазовой синхронизации. При этом изменяется скорость компенсации рассогласования фазы в зависимости от частоты. В источник введены два постоянных запоминающих устройства, преобразователь код - частота, усилитель с переменным коэффициентом усиления, два формирователя, логический элемент ИСКЛЮЧАЩЕЕ ИЛИ, детекторы нулевого уровня и второй компаратор. В блок фильтрации введены четыре фильтра низкой частоты. 5 ил. с S сл