Устройство для фиксации неустойчивых сбоев Советский патент 1986 года по МПК G06F11/22 

1

12771

Изобретение относится к вычислительной технике.

Цель изобретения - повышение достоверности- фиксации неустойчивых сбоев путем одновременной проверки большего числа тактов в каждом цикле.

На чертеже изображена структурная схема устройства.

Устройство содержит первый элемент И 1, первый 2, второй 3, третий 4, четвертый 5 счетчики, первьй блок 6 сравнения, элемент ИЛИ-НЕ 7, второй элемент И 8, второй 9 и первьй 10 регистры, элемент ИЛИ 11, блок 12 индикации, коммутатор 13, триггер 14, Второй блок 15 сравнения, вход 16 начальной установки устройства, тактовый вход 17 устройства, вход 18 запуска цикла контроля устройства,

Вход 19 контролируемой информацион

ной последовательности и выход 20 .. фиксации сбоя устройства.

Устройство работает следуюпщм образом.

На вход 16 начальной установки устройства поступает сигнал, устанавливающий счетчики 2-5, регистр 9 и триггер 14 в нулевые состояния.

На вход 18 запуска цикла контроля поступает сигнал об , указывающий на начало очередного цикла контроля. В каждом цикле контроля на контролируемый информационный вход 19 устройст- ;Ва поступает контролируемая последо- ;вательность И -разрядных элементов информации, воспроизводимая контроли ;руемым объектом по одному и тому же алгоритму,. Контролируемая информация поступает на входы сдвигового регист ра 10 и блока 15 сравнения. Разрядность сдвигового регистра 10 определяется по формуле jU S, где S - число одновременно контролируемых элементов информации, называемых группой. Длительность цикла контроля определяется суммарной разрядностью третьего 4 и четвертого 5 счетчиков. На счетный вход четвертого 5 счетчика поступают синхросигналы по которым осуществляется поступление элементов контролируемой информации. При этом на информационных входах третьего счетчика 4 определяется номер очередной контролируемой группы / (старшие разряды номера контролируемого элемента), а на информационных выходах четвертого счетчика 5 номер очередного элемента в группе

0

5

5

Q 5 0 5

17 2

(млад1Ш1е разряды номера кгигтролируе- мого элемента). Количество циклов контроля каждой группы определяется разрядностью первого счетчика 2, на счетный вход которого через первый элемент И 1 поступают сигналы об начала очередного цикла контроля. На информационных выходах первого счетчика 2 определяется номер текущего цикла контроля. После завершения всех циклов контроля одной группы с приходом очередного сигнала ой на вы- ходе переноса первого счетчика 2 вырабатывается сигнал, увеличивающий на единицу код на информационных выходах второго счетчика 3. Этот код указывает на номер проверяемой группы. Разрядность второго счетчика 3 равна разрядности третьего счетчика 4, что обеспечивает возможность появления на выходах второго счетчика 3 последовательно номеров всех групп.

Коды с информационных выходов второго 3 и третьего 4 счетчиков поступают на входы первого блока 6 сравнения, который при поразрядном совпадении (и только в этом случае) вырабатывает на выходе равенства сравниваемых кодов единичное значение. Последнее поступает на первый вход разрешения сравнения второго блока 15 сравнения, разрешая работу этого блока, и на вход второго элемента И 8, разрешая прохождение синхросиг- нала с тактового входа 17 на вход сдвига сдвигового регистра 10 на первом цикле контроля.

Первый цикл контроля идентифицируется при помощи элемента ШТИ-НЕ 7, который вьщает на вход второго элемента И 8 единичное значение при ну- /leBOM коде на информационных выходах первого счетчика 2. Это же единичное значение поступает на второй вход разрешения сравнения второго блока 15 сравнения, запрещая работу этого блока.

Таким образом, в сдвиговый регистр заносятся элементы информации только в первом цикле контроля, причем записываются элементы той группы, номер которой определяется кодом на информационных выходах второго счетчика 3.

Второй блок 15 сравнения выполняет функции сравнения только при подаче на его входы элементов информации с одинаковыми номерами, причем через

3, 1

коммутатор 13 под воздействием управ ляющег о кода, поступающего с. информационного выхода четвертого счетчика 5, поочередно поступают с выходов сдвигового регистра 10 элементы груп пы, записанные в него в первом цикле контроля. Второй блок 15 сравнения в выполняет поразрядное сравнение значений элементов и при их полном совпадении (и только в этом случае) вы- рабатывает нулевой код, который идентифицируется при помощи элемента ИЛИ 11 При несовпадении значений элементов информации вырабатывается на выходе элемента ИЛИ 11 единичное значе- ние, устанавливающее триггер 14 в состояние, запрещающее прохождение сигналов через первый элемент И 1. Одновременно сигнал с выхода триггера, являющегося выходом 20 сбоя конт- ролируемой информации, останавливает подачу импульсов и информации с контролируемого объекта соответственно на тактовый вход 17 контролируемого элемента и контролируемый информаци- онный вход 19, а также свидетельствует о наличии неустойчивого сбоя в контролируемой информации.

Код с выхода первого блока 15 сравнения записывается в регистр 9, с выхода которого поступает на второй вход блока 12 индикации. На первый и третий входы блока 12 индикации поступают коды с выхода соответственно второго 3 и четвертого счетчиков - 5. При этом блок 12 индикации показывает номера разрядов элементами номер самого элемента информации, по которому зафиксирован неустойчивый сбой.

Формула изобретения

Устройство для фиксации неустойчивых сбоев, содержащее два элемента И, два регистра, первый, второй и третий счетчики, элемент ИЛИ-НЕ, первый и второй блоки сравнения, блок индикации, элемент ИЛИ и триггер, причем вход запуска цикла контроля устройст- ва подключен к первому входу первого элемента И, второй вход которого соединен с инверсным выходом триггера, а выход элемента И соединен йо счетным входом первого счетчика, информа.ционные выходы и выход переполнения первого счетчика соединены соответственно с входами элемента ШШ-НЕ и

1 17-4

счетным входом второго счетчика, информационный выход второго счетчика соединен с первым информационным входом первого блока сравнения и первым входом блока индикации, информационный выход третьего счетчика соединен с вторым информационным входом первого блока сравнения, выход равенства которого соединен с первым разрешающим входом второго блока сравнения и с первым входом второго элемента И, вход контролируемой информационной последовательности устройства подключен к информационному входу первого регистра и к первому информационному входу второго блока сравнения, выход второго блока сравнения соединен с информационным входом второго регистра и входом элемента ИЛИ, выход которого соединен с 5-гходом триггера, инверсный выход которого является выходом фиксации сбоя устройства, выход второго регистра соединен с вторым входом блока индикации, вход начальной установки устройства соединен с установочными входами первого, второго и третьего счетчиков, с установочным входом второго регистра и с R-входом триггера, выход элемента ШШ-НЕ соединен с вторым входом второго элемента И, выход которого соединен с входом сдвига первого регистра, отличающееся тем, что, с целью повьшения достоверности фиксации неустойчивых сбоев путем одновременной проверки большего числа тактов в каждом цикле, устройство содержит четвертый счетчик и коммутатор, при- чем тактовый вход устройства подключен к третьему входу второго элемента И и к счетному входу четвертого счетчика, установочный вход которого соединен .с входом начальной установки устройства, информационный выход четвертого счетчика соединен с управляющим входом коммутатора и с третьим входом блока индикации, а выход переполнения четвертого счетчика соединен со счетным входом третьего счетчика, группа информационных выходов первого регистра соединена с группой информационных входов коммутатора, выход которого соединен с вторым информационным входом второго блока сравнения, второй разрешающий вход JBToporo блока сравнения соединен с выходом .элемента ИЛИ-НЕ.

Редактор Е. Копча

Составитель Д. Ванюхин

Техред И.Попович Корректор И, Эрдейи

Заказ 6668/43 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, А

Изобретение относится к области вычислительной техники. Цель изобретения - повьшение достоверности фиксации неустойчивых сбоев путей одновременной проверки большего числа тактов в каждом цикле. Устройство содержит два элемента И, четьфе счетчика, два блока сравнения, элемент ИЛИ- НЕ, два регистра, элемент ИЛИ, блок индикации, коммутатор и триггер. 1 ил.