Устройство для фиксации неустойчивых сбоев Советский патент 1987 года по МПК G06F11/22 

Изобретение относится к вычислительной технике.

Целью изобретения является повышение достоверности работы устройства.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы, иллюстрирующие работу устройства.

Устройство для фиксации неустойчивы.х сбоев содержит коммутатор 1, счетчик 2 номера текущего элемента, счетчик 3 циклов контроля, регистр 4, узел 5 стробирова- НИИ, дешифратор 6, схему 7 сравнения, третий триггер 8,первый элемент И 9, второй элемент И 10, первый блок 11 индикации, второй 12 и первый 13 триггеры, второй блок 14 ин- jj дикации, элемент ИЛИ 15, информационный вход 16, тактовый вход 17, вход 18 запуска, вход 19 начальной установки и выход 20 сбоя.

Устройство работает следующим образом.

На вход 19 начальной установки устрой10

роля); 2. цикл самоконтроля устройства (второй цикл контроля); 3. контроль исследуемого элемента (последующие циклы контроля).

После заверщения всех циклов контроля одного элемента информации, с приходом очередного сигнала начала цикла контроля увеличивается на единицу код на выходе старших разрядов счетчика 3 циклов контроля, количество которых равно разрядности счетчика 2 номера текущего элемента. Это обес печивает возможность появления на выходах старших разрядов счетчика 3 циклов контроля последовательно всех номеров элементов информации.

Коды с информационных выходов счетчика 2 номера текущего элемента и счетчика 3 циклов контроля поступают на входы узла 5 стробирования, который при поразрядном совпадении кодов, поступающих с выхода счетчика 2 номера текущего элества поступает сигнал, устанавливающий 20 мента и выходов старших разрядов счетчисчетки 2 номера текущего элемента и счетчик 3 циклов контроля в единичное состояние, а первый блок 11 индикации и первый триггер 13 в нулевое состояние. Нулевым

ка 3 циклов контроля, вырабатывает на втором выходе единичное значение. Сигнал с второго выхода узла 5 стробирования поступает на единичный вход третьего триггера

уровнем синхросигнала, поступающего с так- -,с 8, на выходе которого вырабатывается сигt 7 ,Ч.О -.-иОП PlOQr OIIIOlJT.ja Г Т ООиЮиТДС1 Г Г II II ri 11 о

тового входа 17, третий триггер 8 устанавливается в нулевое состояние, а нулевым уровнем сигнала с прямого выхода дешифратора 6 второй триггер 12 - в нулевое состояние.

нал разрешения сравнения, поступающий на схему 7 сравнения. Если совпадение кодов происходит на первом цикле контроля, на что указывает нулевой код на выходе младших разрядов счетчика 3 циклов контроля.

На вход запуска поступает сигнал, ука- 30 ™ первом и третьем выходах узла 5 стробировавия вырабатываются соответственно сигналы приема в регистр 4 и запрещения приема и третий триггер 8. Таким образом, на первом цикле контроля не вырабатывается сигнал разрешения сравнения и в

зывающии на начало очередного цикла контроля. В каждом цикле контроля на контролируемый информационный вход 16 устройства поступает контролируемая последовательность разрядных элементов информации, воспроизводимая контролируемым объектом по одному и тому же алгоритму. Контролируемая информация поступает на первые входы коммутатора 1, который транслирует ее на входы регистры 4 и первые входы схемы 7 сравнения, во всех циклах контроля за исключением цикла самоконтроля. В цикле самоконтроля на первый вход схемы 7 сравнения через коммутатор 1 поступает инверсное значение информации, записанной в регистре 4. Длительность цикла контроля определябировавия вырабатываются соответственно сигналы приема в регистр 4 и запрещения приема и третий триггер 8. Таким образом, на первом цикле контроля не вырабатывается сигнал разрешения сравнения и в

эс регистр 4 записывается элемент контролируемой информации, причем записывается элемент с номером, указываемым старшими разрядами счетчика 3 циклов контроля.

Схема 7 сравнения выполняет функцию сравнения только при подаче на ее входы

40 элементов информации с одинаковыми номерами (по сигналу разрешения сравнения), причем с выхода регистра 4 снимается элемент, записанный на первом цикле контроля. Схема 7 сравнения выполняет поразется разрядностью счетчика 2 номера теку- дс рядное сравнение значений элементов и при щего элемента, на счетный вхОд которого,их полном совпадении вырабатывает нулеявляющийся тактовым входом 17 устройства,вой код на первом выходе и нулевое знапоступают синхросигналы, стробирующие эле- чение сигнала на втором выходе. При несов- менты контролируемой информации. Количество циклов контроля определяется разрядностью счетчика 3 циклов контроля, на 50 счетный вход которого поступают сигналы начала очередного цикла контроля. Старшие разряды счетчика 3 циклов контроля определяют номер исследуемого элемента, а млад- щие - номер текущего цикла контроля.

Контроль каждого исследуемого элемен- 55 та контролируемой информации состоит из следующих этапов (фиг. 2):

1. занесение элемента контролируемой информации в регистр 4 (первый цикл контпадении значений элементов информации на втором выходе схемы 7 сравнения вырабатывается единичное значение, которое через второй элемент И К) устанавливает первый триггер 13 в единичное состояние, которое индицируется вторым блоком индикации и через элемент ИЛИ 15, выход которого является выходом сбоя устройства, запрещает прохождение импульсов на счетные входы счетчика 2 номера текущего элемента и счетчика 3 циклов контроля.

В цикле самоконтроля, который идентифицируется дешифратором 6 при коде еди

роля); 2. цикл самоконтроля устройства (второй цикл контроля); 3. контроль исследуемого элемента (последующие циклы контроля).

После заверщения всех циклов контроля одного элемента информации, с приходом очередного сигнала начала цикла контроля увеличивается на единицу код на выходе старших разрядов счетчика 3 циклов контроля, количество которых равно разрядности счетчика 2 номера текущего элемента. Это обеспечивает возможность появления на выходах старших разрядов счетчика 3 циклов контроля последовательно всех номеров элементов информации.

Коды с информационных выходов счетчика 2 номера текущего элемента и счетчика 3 циклов контроля поступают на входы узла 5 стробирования, который при поразрядном совпадении кодов, поступающих с выхода счетчика 2 номера текущего элемента и выходов старших разрядов счетчика 3 циклов контроля, вырабатывает на втором выходе единичное значение. Сигнал с второго выхода узла 5 стробирования поступает на единичный вход третьего триггера

8, на выходе которого вырабатывается сиг8, на выходе которого вырабатывается сигиОП PlOQr OIIIOlJT.ja Г Т ООиЮиТДС1 Г Г II II ri 11 о

нал разрешения сравнения, поступающий на схему 7 сравнения. Если совпадение кодов происходит на первом цикле контроля, на что указывает нулевой код на выходе младших разрядов счетчика 3 циклов контроля.

™ первом и третьем выходах узла 5 стробировавия вырабатываются соответственно сигналы приема в регистр 4 и запрещения приема и третий триггер 8. Таким образом, на первом цикле контроля не вырабатывается сигнал разрешения сравнения и в

регистр 4 записывается элемент контролируемой информации, причем записывается элемент с номером, указываемым старшими разрядами счетчика 3 циклов контроля.

Схема 7 сравнения выполняет функцию сравнения только при подаче на ее входы

элементов информации с одинаковыми номерами (по сигналу разрешения сравнения), причем с выхода регистра 4 снимается элемент, записанный на первом цикле конт чение сигнала на втором выходе. При несов-

падении значений элементов информации на втором выходе схемы 7 сравнения вырабатывается единичное значение, которое через второй элемент И К) устанавливает первый триггер 13 в единичное состояние, которое индицируется вторым блоком индикации и через элемент ИЛИ 15, выход которого является выходом сбоя устройства, запрещает прохождение импульсов на счетные входы счетчика 2 номера текущего элемента и счетчика 3 циклов контроля.

В цикле самоконтроля, который идентифицируется дешифратором 6 при коде единицы на выходах младших разрядов счетчика 3 циклов контроля, на входы схемы 7 сравнения подаются прямое и инверсное значения элемента, записанного в регистр 4 и в первом цикле контроля. При поступлении сигнала разрешения сравнения на выходах схемы 7 сравнения формируется результат сравнения, который поступает на входы первого элемента И 9.Значение сигнала с выхода первого элемента И 9 записывается во второй триггер 12 по перепаду 1/0 сигнала, поступающего с выхода третьего триггера 8. Второй триггер 12 останется в нулевом состоянии, если на первом выходе схемы 7 сравнения будет единичный код и на втором выходе единичное значение сигнала, что соответствует правильной работе устройства. В противном случае второй триггер 12 устанавливается в единичное состояние, которое индицируется блоком 2 индикации и через элемент ИЛИ 15 запретит прохождение импульсов на счетные входы счетчика 2 номера текущего элемента и счетчика 3 циклов контроля. На выходе 20 сбоя появится сигнал сбоя.

В цикле самоконтроля прохождение сигнала на единичный вход первого триггера 13 с второго выхода схемы 7 сравнения блокируется инверсным выходом дещифра- тора 6 на втором элементе И 10.

Код с первого выхода схемы 7 сравнения поступает на первый вход первого блока 11 индикации, на второй вход которого поступает код с выхода старших разрядов счетчика 3 циклов контроля. При этом первый блок 11 индикации показывает номера разрядов элемента и номер самого элемента информации, по которому зафиксирован неустойчивый сбой или выявлен сбой при самоконтроле.

Формула изобретения

Устройство для фиксации неустойчивых сбоев, содержащее счетчик номера текущего элемента, счетчик циклов контроля, схему сравнения, узел стробирования, регистр, первый триггер, первый блок индикации, причем тактовый вход устройства соединен со счетным входом счетчика номера текущего элемента, выход которого соединен с первым входом узла стробирования, первый выход которого соединен с син- хровходом регистра, выход которого соединен с первым информационным входом схемы сравнения, выход равенства которой

0

5

0

5

0

5

0

5

соединен с первым информационным входом первого блока индикации, второй информационный вход которого соединен с первым разрядным выходом счетчика циклов контроля и вторым входом узла стробирования, третий вход которого соединен со вторым разрядным выходом счетчика циклов контроля, счетный вход которого соединен с входом запуска устройства, вход начальной установки устройства соединен с входами начальной установки счетчика номера текущего элемента, счетчика циклов контроля, первого блока индикации и первого триггера, отличающееся тем, что, с целью повышения достоверности работы устройства, в него введены коммутатор, дешифратор, второй и третий триггеры, первый и второй элементы И, элементы ИЛИ и второй блок индикации, причем информационный вход устройства соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом регистра, выход коммутатора соединен с информационным входом регистра и с вторым информационным входом схемы сравнения, управляющий вход коммутатора соединен с нулевым входом второго триггера и с прямым выходом дешифратора, инверсный выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и подключен к выходу неравенства схемы сравнения, второй вход второго элемента И соединен с выходом равенства схемы сравнения, выход первого элемента И соединен с единичным входом первого триггера, прямой выход которого соединен с первым входом элемента ИЛИ и с первым входом второго блока индикации, инверсный выход второго элемента И соединен с информационным входом второго триггера, прямой выход которого соединен с вторым входом второго блока индикации и вторым входом элемента ИЛИ, инверсный выход которого является выходом сбоя устройства и подключен к входам синхронизации счетчика но.мера текущего элемента и счетчика циклов Jкoнтpoля, второй выход которого соединен с входом дешифратора, нулевой вход третьего триггера соединен с тактовым входом устройства, информационный вход и вход синхронизации третьего триггера соединены соответственно с вторым и третьим выходами узла стробирования, прямой выход третьего триггера соединен с входом разрешения схемы сравнения и синхровхо- дом второго триггера.

Сбой 8 рабочем

Занесение Самоконт- элемента роль инсрорноцт}

С5ои при самоконтром

Выявление не- ycmouijueo - го сбоя

Занесение Сапоконт элемента щ роль озормацци I

п

П

П.

Изобретение относится к вычислительной технике. Целью изобретения является повышение достоверности работы устройства. Устройство содержит счетчик 2 номера текущего элемента, счетчик 3 циклов контроля, регистр 4, узел 5 стробирования, схему 7 сравнения, нервый блок 11 индикации, первый триггер 13, коммутатор 1, дешифратор 6, второй и третий триггеры 12, 8, элементы И 9, 10, второй блок 14 индикации и элемент ИЛИ 15. Устройство позволяет, кроме фиксации неустойчивого сбоя на временном интервале, фиксировать сбои в самом устройстве. 2 ил. (Л со 4 00 со фиг. /

П

фиг. 2

Г1

П

Л