Мультиплексор Советский патент 1986 года по МПК H03K19/91 

f 1

Изобретение относится к импульсной технике и может быть использовано в интегральных схемах цифровой автоматики и вычислительной техники,

Цель изобретения - снижение потребляемой мощности и упрощение.

На чертеже приведена электрическая принципиальная схема мультиплексора.

Мультиплексор содержит К М-разряд ных входных магистралей 1, }Ч Ч информационных входов 2, М выходов 3, К-выходной дешифратор 4 и М групп 5 пар транзисторов, в каждой i-rpynne 5 содержится К пар 6 транзисторов, каждая j-я из которых содержит первый транзистор 7 первого типа проводимости и второй транзистор 8 вто- р ого типа проводимости, в каждой j-й паре 6 эмиттер транзистора 7 подключен к базе транзистора 8, а база - к коллектору транзистора 8 и к соответствующему информационному входу 2 I i-ro разряда j-й магистрали 1, в

каждой i-й группе 5 коллекторы транзисторов 7 всех пар 6 объединены между собой и подключены к соответствующему i-му выходу 3, эмиттеры транзисторов 7 каждой j-й пары 6, соответствующей j-й магистрали 1, всех М групп 5 подключены к j-му выходу 9 дешифратора 4, эмиттеры транзисторов 8 всех К пар 6 каждой i-й группы 5 через соответствующий резистор 10 подключены к шине 11 питания.

Мультиплексор работает следующим образом.

Входная информация с входов 2 проходит на выходы 3 в инверсном коде с одной из выбранных входных магистралей 1. Выборка нужной j-й магистрали 1 осуществляется выработкой на J-M выходе 9 дешифратора 4 сигнала логического О (низкий уровень напряжения 0,1 В), а на всех остальных выходах 9 поддерживается сигнал логической 1 (либо сигнал с открытого коллектора запертого транзистора первого типа проводимости, либо напряжение высокого уровня Е - V , где V( - максимальное падение напряжения на прямосмещенном базоэмиттер- ном переходе транзистора, при котором он остается закрытым; 15 - напряжение шины 11). При этом во всех группах 5 только в одной j-й паре оказываются заземленными базы ранзисторов 8 и эмиттеры траняисто

773832

ров 7, эти транзисторы открыты. Во всех остальных () парах групп 5 отсутствуют базовые токи транзисторов и эмиттерные токи транзисторов

5 7, следовательно, транзисторы 8 закрыты, а транзисторы 7 находятся в режиме с оборванным эмиттером и отключенным источником базового тока и также закрыты и независимо от

О информации на их базах (входах 2) не влияют на состояние на выходах 3 мультиплексора.

Таким образом, в каждой i-й группе 5 включена только одна j-я пара 6

15 транзисторов 7 и 8, которая пропускает с инвертированием на выход 3 i-й разряд входной информации выбранной j-й входной магистрали 1.

Базовый ток транзистора 7 задает- 20 ся транзистором 8 и резистором 10. Так как из всех транзисторов 8 для данной группы 5 включен только один транзистор 8, то эмиттеры транзисторов 8 для каждой группы 5 объединены и через индивидуальный резистор 10 подключены к шине 11 питания, а сопротивление резистора 10 рассчитывается из условия обеспечения только одного базового тока транзистора 7.

30 Таким образом, из всех транзисторов 8 включены и запитаны единичным током толы;о М транзисторов 8 (соответственно числу разрядов мультиплексора) ,

35 Выборка другой j -и входной магистрали . 1 осуществляется подачей сигнала логической 1 на J-M выходе 9 дешифратора 4.

25

При этом все j-e транзисторные пары 6 во всех группах 5 отключаются, и на выходах 3 на короткое время выставляются сигналы логической 1. Затем на j -м выходе 9 дешифратора 4 вырабатывается сигнал О, происходит включение j -х транзисторных ,па.р 6, и на выходах 3 появляется инвертированная информация с входной j -и магистрали 1.

Формула изобретения

Мультиплексор, содержащий К И-раз- рядных входных магистралей, М выходов, К-выходной дешифратор и М групп пар транзисторов, в каждой i-й группе которых содержится К пар транзисторов, каждая j-я из которых содержит первый транзистор первого типа

312773834

проводимости и второй транзистор вто-мультиплексора, отличающий- рого типа проводимости, в каждой j-йс я тем, что, с целью снижения пот- паре эмиттер первого транзистора под-ребляемой мощности и упрощения, эмит- ключен к базе второго транзистора, атеры первых транзисторов каждой j-й база - к коллектору второго транзис- 5пары, соответствующей j-й магистрали, тора и к соответствующему информа-всех М групп подключены к j-му выхо- ционному входу i-ro разряда j-й ма-ду дешифратора, а эмиттеры вторых гистрали, в каждой i-й группе кол-транзисторов всех К пар каждой i-й лекторы первых транзисторов всех Кгруппы через соответствующий резис- пар объединены между собой и подклю- 10тор подключены к шине пита - чены к соответствующему i-му выходуния.

Изобретение относится к импульсной технике, а именно к интегральным- схемам с инжекционным питанием. Цель изобретения - снижение потребляемой мощности и упрощение. Для достижения поставленной цели эмиттеры первых транзисторов 7 первого типа проводимости казвдой j-й пары 6, соответствующей j-й магистрали 1 всех М групп 5 подключены к j-му выходу 9 дешифратора 4, эмиттеры вторых транзисторов 8 второго типа проводимости всех К пар 6 каждой i-й группы 5 через соответствующий резистор 10 подключены к шине 11 питания. Сокращение потребляемой мощности достигается отключением всех не участвующих в пропуске входной информации с информационных входов 2 на выход 3 транзисторных пар 6 и сокращением числа дешифраторов, что в свою очередь позволяет упростить мультиплексор. 1 ил. с S (Л tsD 00 СХ) со