(54) ТРЕХВХОДОВОЙ ДЕШИФРАТОР
название | год | авторы | номер документа |
---|---|---|---|
ТРЕХВХОДОВЫЙ СУММАТОР | 1972 |
|
SU429422A1 |
Однофазный D-триггер | 1988 |
|
SU1647855A1 |
Накопитель для запоминающего устройства | 1983 |
|
SU1137537A1 |
Дешифратор | 1988 |
|
SU1658210A1 |
КООРДИНАТНО-ЧУВСТВИТЕЛЬНЫЙ ДЕТЕКТОР (ВАРИАНТЫ) | 1998 |
|
RU2133524C1 |
Стробируемый формирователь | 1977 |
|
SU622199A1 |
Дешифратор запоминаюшего устройства | 1979 |
|
SU871330A1 |
Усилитель считывания | 1986 |
|
SU1368918A1 |
Стробируемый формирователь с парафазными ттл-выходами | 1978 |
|
SU758502A1 |
Формирователь импульсов управления | 1985 |
|
SU1290501A1 |
1
Изобретение.относится к вычислительной :технике, может использоваться в универсальных и специализированных вычислительных машинах и цифровой аппаратуре.
Известен грехвхсдовой дешифратор, содер
жаший двухэмиттерные транзистор Bisie пов- торители и переключатели тока, состоящие из информационного и опорного транзисторов с резисторами в эмиттерной цепи.
Цель изобретения - повышение быстро- действия и надежности схемы.
Предлагаемый дешифратор выполнен из четырех групп элементов, каждая из которых содержит два двухэмиггерных транзисторных повторителя и три информационных транзисаора. Первая группа элементов содержит трехэмиттерный, а каждая из остальных - двухэмигтерный и одноэмиттерный отрные транзисторы, причем база каждого двухэмиттерного транзисторного повтори- теля через резистор, зашунтированный диодом в прямом направлении, соединена с шиной , один эмиттер соединен с вы ходной 1ЧИИОН I через резистор - с шиной питаа, л а коп ектор соединен с шиной зе-мпп, 6asf.i ..:/;-- :-iu;pKuro тран зистора подключена г. i:.-ii:.4- опорного напряжения, а ка/вдый эм;-. резнсторк шине питания; коллектор опорного транзистора первой группы соед.име с базой второго двухэмяттерtio.ro трг iiзкоторного повторителя той же гругидь.:. коллакторыдвухэми1терных опорных TjiaHaKCTOpoB второй, третьей и четвертой групп соединены с базами вторых двухэмиттерных транзисторных повторителей тех же групп соответственно, а коллекторы одноэмиттерных опорных транзисторов второй, третьей и четвертой групп - с базами первых двухэмиттерны транзисторных повторителей тех же групп; базы первого, второго и третьего информационных транзисторов каждой группы под1слюче- ны ко входным шинам; в первой группе коллекторы всех информационных транзисторов соединены с базой первого двухэмиттерного .TpaHanr.TopHoro повторителя той же группы, а эмиттеры - с эмнттера1 1и опорного транзистора; во второй, третьей н четвертой группах к эмиттерам двухэмнттериых опор- Hbix транзисторов подключены эмиттеры первого и второго, второго и третьего, третьего и первого информационных транзисторов соответственно; коллекторы этих пар транзисторов подключены к базам первых двухэмиттерных транзисторных повторителей тех же групп, коллекторы остальных информациог чых транзисторов этих групп к базам вторых двухэмиттерных транзисторны повторителей тех же групп, а эмиттеры - к эмиттерам одноэмиттерных опорных транзис торов, причем вторые эмиттеры первых двух эмиттерных транзисторных повторителей подключены к соответствующим управляющим шина На чертеже приведена принципиальная электрическая схема дешифратора. Трехвходовый дешифратор содержит входные шины 1-3, управляющие шины 4 и 5,шину земля 6,шину питания 7,реаисторы 8-15,диоды 16-23,транзисторы 24-31 двухэмиттерных повторителей,информационные транзистор 32-43, опорные транзисторы 44-50, резисторы 51-70, входные шины 71-78 и шину опорного напряжения 79, причем шина 6 подключена к коллекторам транзисторов 24-31 непосредственно, а к базам - через резисторы 8-15 и диоды 16-23 соотвётственно. Шина 4 подсоединена к первым эми-с терам транзистора 25, 26, 28 и ЗО, шина 5 подключена к первым эмиттерам траноистороБ24,27,29и31,шина 7подсоединена через резисторы51 - 58 соответственно кшинам 71 - 78, соединенным со вторыми эмиттерами соответственно транзисторов 24 - 31, а через резисторы 59- 7О - к эмиттерам соответственно гоанзисторов 32 - 43, соединенньп соответственно с первым, вторым и третьим эмиттерами транзистора 44, первым и втсрым эмиттерами транзистора 45, эмиттером транзистора 46,первым и вторым эмиттерами транзистора 47, эмиттером транзистора 48, первым и вторым эмиттерами транзистора 4 9 и эмиттером транзистора 50, Шина 1 подключена к базам транзисторов 32,35, 4О и 42, шина 2-базам транзисторов 33, 6,38 и 43, а шина 79- к базам транзисторов 44 - 50. Базы транзисторов 24-31 соединены соответственно с коллекторами транзисторов 32, 44, 35, 45,47,41 и49, коллекторы транзисторов 32, 35,45,38,47,41 и 49-соответственно с кол лекторами транзисторов 33,36,37,39,40, 42 и 43, а коллекторы транзисторов 33,36, 39 и 42 - COOTS тственно с коллекторами транзисторов 34, 46, 48 и 50. Работает дешифратор следующим образом. Входной потенциал, превышающий потен;циал шины 79, соответствует логической ; , если же он ниже потенциала шины 79- логическому О. При потенциале ,ва базу одного из информационных транзистсфов он отпирается, и на его коллекторе устанавливается низкий уровень напряжения, который через соответствующий транзистор двухэмиттерного повторителя преобразуется в потенциал О на подсоединенной к его эмиттеру выходной шине. С другой стороны на резисторе, подключенном к эмиттеру упомянутого информационного транзистора, эмиттерный ток создает падение напряжения, достаточное для запирания связанного с этим резистором опорного транзистора по соответствующему эмиттеру. Если по остальным эмиттерам опорный транзистор также заперт, и на базах информационных транзисторов, коллекторы которых соединены с коллектором упомянутого опорного транзистора, действуют потенциалы О , то на этих коллекторах устанавливается высокий уровень напряжения, преобразуемый соответствующим эмиттерным повторителем в потенциал I. Опорные транзисторы, связанные с информационными транзисторами, на базах которых действует потенциал О, отпираются по соответствующим эмиттерам. При этом коллекторный ток отпертого опорного транзистора примерно равен сумме эмиттерных токов через открытые эмиттерные переходы, а падение напряжения на его коллекторном резисторе мало зависит от суммарного тока, так как этЙг нагрузочный резистор зашунтирован диодом, стабилизирующим нижний уровень падения напряжения на резис-. торе. Шины 4 и 5 служат для контроля исправности дешифратора, причем на шине 5 через элемент ИЛИ, образованный вторыми эмиттерами двухэмиттерных повторителей, собираются сигналы с выходов дешифратора, соответствующих входньпи кодам, содержащим четное число логических 1. На шине 4 аналогичным образом вырабатьюается сигнал нечетности. Однокаскадное построение схемы дешифратора позволяет повысить его быстродействие, а упрощение связей между элементами - надежность. Формула изобретения Трехвходовой: дещифратор, содержащий двухэмиттерные транзисторные повторители и переключатели тока, состоящие из информационного и опорного транзисторов с резисторами в эмиттерной цепи, отличающийся тем, что, с целью повышения быстродействия и надежности, он выполнен из четырех групп элементов, каждая из которьи содержит два двухэмиттерных транзисторных повторителя и три информаиионных траЕ13ястора| первач группа элементов содержит трехэмиттерный, а каждая из остальных - двухэмиттерный и одноэмиттерный опорные транзисторы, причем база каждого двухэмиттерного транзнсторного повторителя, через резистор, зашунтированный диодом в прямом направлении, соединена с шиной земля, один эмиттер соединен с выходной шиной и через резистор - с шиной питания, а коллектор соединен с шиной земля ; база каждого опорного транзистора подключена к шине опорного напряжения, а каждый эмиттер через резистор - к шине питания; коллектор опорного транзистора первой группы соединен с базой второго двухэмиттерного транзисторного повторителя той же группы, коллекторы двухэмиттерных опорных транзисторов второй, третьей и четвертой групп соедине- ны с базами вторых двухэмиттерных транзисторных повторителей тех же групп соответственно, а коллекторы одноэмиттерных опорных транзисторов второй, третьей и четвертой групп соединены с базами первых двухэмиттерных транзисторных повторителей тех же групп; базы первого, Ьторого и третьего информационных транзисторов каждой группы подключены ко входным шинам; в первой группе коллекторы всех информационных транзисторов соединены с базой первого двухэмиттерного транзисторного повторителя той же группы, а эмиттеры - с эмиттерами опорного транзистора; во второй, третьей и четвертой группах к эмиттерам двухэмиттерных опорных транзисторов подключены эмиттеры первого и второго, второго и третьего, третьего и первого информационных транзисторов соответстрзнно; коллекторы этих пар транзисторов подключены к базам первых двухэмнттерных транзисторных повторителей тех. ..же групп, коллекторы остальных информационых транзисторов этих групп - к базам вторых двухэмиттерных транзисторных повторителей тех же групп, а эмиттеры - к эмиттерам одноэмиттерных опорных транзисторов, причем вторые эмиттеры первых двухэмиттерных транзисторных повторителей подключены к соответствующим управляющим шинам.
Авторы
Даты
1976-06-05—Публикация
1974-12-30—Подача