Многоканальное устройство для сопряжения Советский патент 1987 года по МПК G06F13/00 

1

Изобретение относится к вычислительной технике и может быть исполь- зо вано в системах обработки многоканальной информации, поступающей в вычислительный комплекс (ВК) от удаленных несинхронизированных между собой групп источников.

I .

Цель изобретения - повышение коэф128

фициента использования оборудования

На чертеже приведена блок-схема устройства.

Устройство содержит каналы 1,. группу коммутаторов 2. Каждый канал содержит генератор 3 импульсов, счетчики 4-6, элементы и 7 и 8, регистры 9 и 10, коммутаторы 11-14, группу регистров 15 сдвига, триггер 16, дешифратор 17, узел ИЛИ 18, узел элементов И 19, память 20, элемент 21 задержки, группу элементов И 22, шифратор 23, группу триггеров 24, сумматор 25, согласующие узлы 26-29, группу выходных коммутаторов 30, группу входных коммутаторов 31.

. Устройство работает следующим образом.

Каждая группа источников информации обслуживается своим каналом 1 и синхронизируется своим генераторо импульсов, расположенным вместе с источником информации.

В работе каждого канала устройства следует выделить два основных режима работы - рабочий и контрольный.

В рабочем режиме информационные сигналы в виде многоканального цифрового потока от .группы источников информации подаются на информацион- ньй вход своего канала 1 и через узел 26 поступают на вход коммутатора 11. В данном режиме коммутатор 11 пропускает эти сигналы на вход узла элементов- ИЛИ 18. На другой вход узла ИЛИ 18 поступает через узел элементов И 19 код текущего номера кадра с выхода счетчика 5.

Код текущего номера кадра формируется счетчиком 5 путем подсчета кадровых синхроимпульсов, поступающих через узел 27 и коммутатор 12.

Ввод кода текущего номера кадра

в информационный поток осуществляет- 55 формации через узел 28 и коммутася узлом 18 в момент поступления задержанного кадрового импульса с элемента 21 задержки, величина задержки в котором равна половине периода

тор 13. Сброс счетчика 6 осуществл ется .кадровым синхроимпульсом с вы да коммутатора 12. Считанные с вых да памяти 20 признаки передачи стр

.

fO

t5

821422

тактовых синхроимпульсов. Сформированный таким образом информационный поток с выхода узла элементов ИЛИ 18 поступает через группу выходных коммутаторов 30 и-один или несколько коммутаторов 2 в одну или несколько вычислительных машин ВК. Вместе с каждым отсчетом информационного потока в вычислительные машины через группу выходных коммутаторов 30 и коммутаторы 2 вводится контрольньш разряд, который вычисляется сумматором 25 дополнением до нечетности суммы разрядов передаваемых информационных отсчетов. Кроме того, вместе с информационным потоком через группу выходных коммутаторов 30 и коммутаторы 2 в вычислительные машины поступают с выхода коммутатора 12 кадровые синхроимпульсы, сопровождающие каждый кадр информации, а с выходов одного или нескольких элементов И 22 - тактовые синхроимпульсы, сопровождающие каждый информационный отсчет внутри кадра. Подключением информационного потока к одной или нескольким вычислительным машинам управляют сами вычислительные машины, выдавая на управляющие входы устройства адреса подключаемых входов коммутаторов 2.

20

25

30

Устройство обладает возможностью по инициативе одной или нескольких

вычислительных машин производить

в каждом канале 1 селективную синхронизацию только части информацк и , вводимой в ВК. Для этого в каждом - канале 1 используется счетчик 6

каналов, память 20 и группа элементов И 22. Управляющая информация, со- цержащая адреса каналов и признаки передач их информации, поступает от вычислительных машин через группу

входных коммутаторов 31 и коммутатор 14 в память 20. Прц .вводе информации в вычислительные машины производится считывание признаков передачи каналов из памяти 20 по адресам,

поступающим с выхода счетчика 6 каналов. Формирование счетчиком 6 кода адреса осуществляется от тактовых синхроимпульсов, поступающих в каждый канал от группы источников интор 13. Сброс счетчика 6 осуществляется .кадровым синхроимпульсом с выхода коммутатора 12. Считанные с выхода памяти 20 признаки передачи стро

312

бируются на элементах И 22 тактовыми синхроимпульсами и через группу выходных коммутаторов 30 и коммутаторы 2 вводятся в вычислительные машины..

В каждый момент времени загрузку каждого канала управляющей информацией может осуществлять только одна вычислительная машина. При этом вычислительная машина выставляет признак активности в одном из разрядов своего управляющего слова, подаваемого в канал через соответствующий триггер 24, и шифратор 23 формирует адрес, по которому коммутатор 14 подключает к своему выходу соответствующий данной вычислительной машине управляющий вход. Управ- ляющее слово с выхода коммутатора 14 распределяется по частям между регистром 10, памятью 20, регистрами 15 сдвига и триггером 16. Част управляющего слова через регистр 9 и согласующий узел 29 поступает в линию передачи информации с целью управления линией передачи со стороны ВК.

Управление режимами работы в-каждом канале 1 осуществляется состоянием триггера 16, которое устанавливается вычислительной машиной через г.руппу входных коммутаторов 31 и коммутатор 14. При переключении триггера 16 из состояния, соответ- ствующегр рабочему режиму, в состояние, соответствующее .контрольно- ;му. режиму, сигнал с выхода триг гера 16 отключает в коммутаторах 11-13 входы, которыми через узлы 26-28 канал подключен к источнику информации. С этого момента на вторые входы коммутаторов 12 и 13 поступают кадровые и тактовые

синхроимпульсы, сформированные гене- 45 чить полезную загрузку такого ВК, ратором 3 импульсов (.тактовые синхроимпульсы) и делителем частоты, по- Формула изобретения строенным на счетчике 4 и элементе И 7 (кадровые синхроимпульсы), На вторые входы коммутатора 11 поступа- 50 ют контрольные информационные сигналы с выходов группы регистров 15 сдвига, количество которых равно числу разрядов кода информации. Управление работой регистров 15 сдвига в кЬнтрольном режиме осуществляется импульсами сдвигу поступающими на их входы с выхода генератора 3 импульсов через элемент И 8 при налиМногоканальное устройство для сопряжения, .содержащее в каждом канале первый счетчик, выход которого соединен с первым входом памяти, элемент задержки, выход которого через узел элементов И соединен с входом узла 5f элементов ИЛИ, сумматор, второй и третий счетчики, триггер, первый и второй регистры, первый коммутатор, первый и второй элементы И, группу элементов И, отличающееся

O

чин разрешающего сигнала с выхода триггера 16.

Структу ра информационного потока в контрольном режиме задается вычислительной машиной путем предварительной записи в каждый из регистров 15 сдвига заданных кодовых комбинаций. Запись в указанные регистры осуществляется посредством специальных управляющих слов, содержащих код записи и адрес регистра и поступающих соответственно на входы записи регистров 15 сдвига и вход регистра 10, Управление записью ведется выходны-

5 ми сигналами дешифратора 17, соединенного своим входом с выходом регистра 10,

Таким образом, введение дополнительных блоков в многоканальное уст0 ройство для сопряжения дает возмож - ность осуществлять автоматическую реконфигурацию информационных и управляющих потоков, а также осуществлять контроль его работоспособности

5 посредством программно-управляемой имитации передаваемого цифро.вого потока. Это позволит сущест.венно улучшить эксплуатационные характеристики системы ввода (такие, как живучесть

0 и контролепригодность системы, достоверность передаваемой информации), В результате увеличится коэффициент использования оборудования за счет снижения количества возможных просто5 ев вычислительного комплекса, возникающих по причине отказов части каналов устройства для сопряжения либо каналов вычислительньгх машин. По сравнению с известным устрой0 ством использование предлагаемого устройства совместно с ВК, построенным на базе экспедиционных геофизических вычислительньгх комплексов ПС-2000, позволит на 8-10% увеличить полезную загрузку такого ВК, Формула изобретения

Многоканальное устройство для сопряжения, .содержащее в каждом канале первый счетчик, выход которого соединен с первым входом памяти, элемент задержки, выход которого через узел элементов И соединен с входом узла элементов ИЛИ, сумматор, второй и третий счетчики, триггер, первый и второй регистры, первый коммутатор, первый и второй элементы И, группу элементов И, отличающееся

тем, что, с целью повьшения коэффициента использования оборудования, в каждый канал введены с второго по четвертьй коммутаторы, дешифратор, шифратор, группа регистров сдвига, группа триггеров, группа входных коммутаторов, группа выходных коммутаторов, причем выход генератора соединен с первым входом первого коммуветствующих входных коммутаторов групх1ы, первые и вторые выходы которых соединены соответственно с входами четвертого коммутатора и триггеров группы, выходы которых через шифратор соединены с вхоДом четвертого коммутатора, выход которого соединен с вторым входом памяти, входами первого и второго регистров.

татора, входами первого, второго эле-Ю триггера и вторыми входами регистров

ментов И и второго счетчика, выход которого через первьш элемент И соединен с первым входом второго коммутатора, выход первого регистра через дешифратор соединен с первыми входами регистров сдвига группы, выходы которых соединены с первым входом третьего коммутатора, выход которого через узел элементов ИЛИ соединен с

первыми входами выходных коммутаторов 20 го и третьего коммутаторов, выход

группы и входом сумматора, выход которого соединен с вторыми входами вьгходцых коммутаторов группы, выходы памяти через соответствуюш;ие элементы И .группы соединены с третьими входами выходных коммутаторов группы, выходы которых соединены с группой выходов канала, группа входов которого соединена с входами соответствующих входных коммутаторов групх1ы, первые и вторые выходы которых соединены соответственно с входами четвертого коммутатора и триггеров группы, выходы которых через шифратор соединены с вхоДом четвертого коммутатора, выход которого соединен с вторым входом памяти, входами первого и второго регистров.

триггера и вторыми входами регистров

сдвига группы, выход триггера соединен с вторыми входами первого, второго и третьего коммутаторов и через второй элемент И с третьими входами регистров сдвига группы, выход второго регистра соединен с выходом канала, первый, второй и третий вхйды которого соединены с третьими входами соответственно первого, второ5

первого коммутатора соединен с входами элементов И группы и с первым входом первого счетчики, выход второго коммутатора соединен с вторым входом первого счетчика, с четвертыми входами выходных коммутаторов группы, входом элемента задержки и через третий счетчик с входом узла элементов И.

Составитель В. Аедоницкий Редактор С. Пекарь Техред В.КадарКорректор Л. Пилипенко

Заказ 7268/48 Тираж 670Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4