Устройство для управления распределенными объектами Советский патент 1987 года по МПК G05B19/418 

11290261

относится к автомати-1

ж в м

ке и вычислительной технике и может быть использовано для построения систем логического управления территориально распределенными технологичес- кими объектами.

Цель изобретения - упрощение устройства и повышение его быстродействия.

На фиг, 1 представлена функциональная схема входного микроконтроллера; на фиг. 2 - то же, блока управления; на фиг, 3 - то же, выходного jf микроконтроллера; на фиг, 4 - временная диаграмма работы выходного микроконтроллера; на фиг, 5 - то же, уст- ройства; на фиг, 6 - пример сигналов на последовательном канале связи и 20 линии синхронизации; на фиг, 7 - схема устройства.

Схема (фиг, 1) включает вход 1, на который поступает двоичный сигнал, характеризующий состояние датчика, 25 первый триггер 2, в котором хранится значение датчика в течение всего цикла обработки, второй триггер 3, в котором хранится значение датчика, которое он имел в предыдущем цикле 30 обработки, элемент ИСКЛЮЧАЮЩЕЕ И.ПИ 4, который выдает сигнал единицы в случае, если значение датчика в пре.цыду- щем и текущем цикле обработки не сов- пада.т, первый счетчик 5, которьш от- считывает время, необходимое для передачи сообщения другим входным микроконтроллером, блок управления б, обеспечивающий синхронное взаимодействие всех узлов входного микроконтроллера, второй вход 7 входного микроконтроллера, на который поступает сигнал сброса, третий вход 8 входного микроконтроллера, на который поступает тактовая синхронизация частоты, элемент ШШ-НЕ 9, третий триггер 10, значение которого указывает, занят последовательный канал связи или свободен, второй счетчик 11, в котором формируется адрес бита сооб- 50 щения, выдаваемого в последовательный канал связи, четвертая группа входов 12, которая передает адрес датчика,

40

45

Покажем динамику работы каждого входного микроконтроллера, реализующего описанный подалгоритм захвата последовательного канала связи и передачи в него сообщения, на примере одного входного микроконтроллера 45 |(остальные работают аналогичным образом). При включении питания внешними схемами, не входящими в описываемое устройство, формируется сигнал пуска, который подается на вход 7 входного микроконтроллера и соответственно на третий вход блока управления 6 и тем самым переводит последний в состояние а, Этот же сигнал пуска переводит первый 2 и

подключенного к данному входном

микроконтроллеру, мультиплексор 13, 55второй 3 триггеры входного микрокоторый выбирает адресный бит подава-контроллера, в исходное состояние,

емой в канал связи, буферньй элементнапример в нуль. Как видно из схемы

14, вход-выход 15, который соединенблока управления 6 (фиг, 2), сигнал

с последовательным каналом связи,7 поступает на асинхронные входы

Блок управления 6 (фиг, 2) содержит первый элемент ИЛИ 16, элемент И 17, элемент И-НЕ 18, первый 19 и второй 20 элементы 2И-ИЛИ, первый 21, второй 22, третий 23 триггеры, дешифратор 24, второй 25 и третий 26 элементы ИЛИ,

Выходной микроконтроллер (фиг, 5) содержит первый регистр 27, в который поступает сообщение из последовательного канала связи, дешифратор 28, который вырабатывает активный сигнал в соответствии с адресом датчика, находящегося в сообщении, второй регистр 29, состоящий из Т-триггеров и предназначенный для хранения состояния двоичных датчиков, блок памяти 30, в котором хранится таблица истинности выходных управляющих сигналов у , входных X:, группа выходов 31, на которые выдаются сигналы управления исполнительными механизмами, первый элемент И 32, первый триггер 33, значение которого указывает, занят последовательный канал связи или свободен, счетчик 34, функциональное назначение которого состоит в подсчете количества принятых бит сообщения, элемент НЕ 35, второй триггер 36, указывающий на то, что все биты сообщения приняты в регистр 27,

На фиг, 2 обозначены входы и выходы блока управления 37-44, на фиг, 7 - входные 45 и выходные 46 микро онтроллеры.

Устройство работает следующим образом.

Покажем динамику работы каждого входного микроконтроллера, реализующего описанный подалгоритм захвата последовательного канала связи и передачи в него сообщения, на примере одного входного микроконтроллера |(остальные работают аналогичным образом). При включении питания внешними схемами, не входящими в описываемое устройство, формируется сигнал пуска, который подается на вход 7 входного микроконтроллера и соответственно на третий вход блока управления 6 и тем самым переводит последний в состояние а, Этот же сигнал пуска переводит первый 2 и

триггеров 21, 22 и 23 и устанавливает их в единицу. Следовательно, в состоянии а на одном из выходов дешифратора 24 присутствует высокий уровень, который поступает на первый информационный вход триггера 23. На остальных выходах дешифратора 24 низкие уровни. По следующему тактовому импульсу, поступающему на вход 8 и вырабатываемому одним тактовым генератором (не показан), блок управления 6 переходит в состояние а. В этом состоянии другой выход дешифратора 24 (второй выход сверху) имеет высокий уровень, а все остальные - низкий о Сигнал с этого выхода дешифратора 24 поступает через элемент ИЛИ 25 на первый выход блока управления 6, через элемент ИЛИ 26 на второй выход блока управления 6 и на третий 39 выход блока управления 6. Сигнал с выхода 27 разрешает прием в триггер 2 значения двоичного датчик|1, состояние которого поступает на вход I входного микроконтроллера. Сигнал с выхода 37 разрешает прием в триггер 3 предыдущего значения двоичного датчика, которое хранилось в триггере 2. Сигнал с выхода 39 через элемент ИЛИ-НЕ 9 сбрасывает триггер 10 в нуль , что указьтает на то , что последовательный канал связи 15 ос- вобоязден.

Элемент ИСКЛЮЧАЮЩЕЕ,ИЛИ 4 постоянно сравнивает предыдущее значение двоичного датчика, которое хранится в триггере 3, и , записанное в триггер 2. Если оба значения двоичного датчика совпадают (г, О), то по очередному тактовому сигналу устройство управления перейдет в состояние а. При этом на третьем выходе дешифратора 24 появится сигнал высокого уровня и через элемент ИЛИ 25 поступит на выход 37 блока управления 6, тем самым вновь разрешая прием в триггер 2 нового значения двоичного датчика. Блок управления 6 до тех пор будет находиться в состоянии а,, пока двоичный датчик не изменит свое значение, т.е. текущее его значение будет отлично от предьщущего значения (г, 1). Если г, 1, то блок управления проверяет значение триггера 10 и определяет занят последовательный канал связи или свободен.

Если значение триггера 10 равно нулю (г о), то канал связи свободен и входной микроконтроллер может начать выдачу в него адреса своего с; двоичного датчика. Поэтому по очередному тактовому сигналу блок управления 6 переходит в состояние а. При этом на втором выходе дешифратора 24 появится высокий уровень, который

0 поступает на выход 40 блока управления 6. Сигнал с выхода 40 открывает элемент 14, Так как вначале триггер 10 был в нуле, то его выходной сигнал постоянно сбрасывал в нуль и

5 второй счетчик 11, следовательно, нулевой вход счетчика поступал на адресные входы мультиплексора 13, Первый же информационный вход мультиплексора находится на земле. Поэтому,

0 когда открывается буферный элемент 14, первым в канал связи 15 поступает импульс нулевого уровня, который и является стартовым импульсом посылаемого сообщения. Данный стар товый бит сообщения одновременно поступает на асинхронную установку триггера 10 и переводит его в состо.яние единицы, что говорит о начале передачи сообщения в последовательный

0 канал связи.

Единичный сигнал с выхода триггера 10 разрешает подсчет количества бит в счетчике I1 по очередному тактовому импульсу. Значение выходов

5 счетчика 11 указывает номер бита ад реса двоичного датчика, который передается в канал связи. Адрес двоичного датчика, передаваемый в последовательный канал связи, фиксирован для

0 каждого отдельного двоичного датчика и поступает на вход группы 12 мультиплексора 13.

В процессе всего того времени, когда блок управления 6 находится

5 в состоянии а и осуществляет выдачу в канал связи битов адреса двоичного датчика, он постоянно опрашивает сигнал окончания выдачи всего сообщения. Данный сигнал вырабатывается

0 счетчиком 11 при выдаче последнего бита кода адреса двоичного датчика (г 01). Тогда по очередному тактовому сигналу устройство управления 6 перейдет в состояние а. В состо5 янии а единичный сигнал с четвертого выхода дешифратора 24 через элемент ИЛИ 26 поступает на выход 38 блока управления 6 и, соответственно, иа второй вход триггера 3, тем самым

разрешая прием значения датчика из , триггера 2 в триггер 3. По очередно- .му тактовому сигналу блок управления 6 перейдет в состояние а так как содержимое триггера 2 срвпадает с содержимьм триггера 3 (г, 0),

Если после сравнения значений триггера 2 и триггера 3 оказалось, что они не равны (г, 1) и последовательный канал связи занят (г„ l)s то из состояния а блок управления 6 по очередному тактовому сигналу перейдет в состояние а„, которое является пустым оператором. Блок управления 6 будет до тех пор нахо- дится в состоянии а, пока счетчик 5 не отсчитает все биты адреса двоичного датчика, вьщаваемого каким-либо другим входным микроконтроллером. Счетчик 5 является своего рода тай- мером, который отсчитывает время, необходимое другому входному микроконтроллеру на передачу адреса двоичного датчика в последовательньй канал связи. По истечении этого вре- мени проверяется значение триггера 10 (сигнал г). И если сигнал г равен 1, т.е. канал связи,занят другим входным микроконтроллером, то начинается новый счет временной констан- ты, равной полному времени на вьдачу кода адреса двоичного датчика. Е;СЛИ же сигнал г равен О, т.е. канал связи свободен, то данный входной микроконтроллер занимает канал связи и осуществляет выдачу в него кода адреса своего двоичного датчика. i .

Динамику работы каждого выходного .микроконтроллера, реализзтощей описан ный подалгоритм приема сообщения: из последовательного канала связи, такж покажем на примере одного выходного микроконтроллера (остальные работают аналогичным образом). При включе;нии питания внешними схемами, не входящими в описываемую систему, формируется сигнал пуска, который подается на вход 7 выходного микроконтроллера и переводит его в исходное состояние Сигнал пуска представляет собой кратковременный импульс низкого уровня. По сигналу пуска триггер 33 устанавливается в состояние нуль, которое символизирует о том, что последова- тельный канал связи свободен, т.е. по нему не передается какое-либо сообщение. Также устанавливается в нул и триггер 36. По сигналу Пуск в

регистре 29 все триггеры принимают заранее выбранные состояния, что определяется начальным значением управляющих сигналов у и подачей сигнала Пуск на асихронные входы R или S каждого триггера регистра 29. В данном состоянии выходной микроконтроллер находится до тех пор, пока в канал связи по входу-выходу 15 какой- либо входной микроконтроллер не начнет выдавать сообщение, представляющее собой код адреса сработавщего двоичного датчик;а. Формат сообщения показан на фиг. 9, где первым битом является стартовый бит, вторым - младщий бит адреса двоичного датчика п-м - старщий бит адреса двоичного датчика. Кажд,ый бит сообщения сопровождается тактовыми сигналом по входу (синхронизации) 8, причем переход тактового сигнала из нуля в единицу осуществляется в середине бита сообщения (фиг. 6).

Как видно из формата сообщения и описания работы входного микроконтроллера, первым в последовательном канале связи на входе-выходе 15 появляется стартовый бит, который поступает на информационный вход регистра 27 и одновременно на инверсный синхронный вход S-триггера 33. Второй прямой синхронный вход R-тригге- ра 33 находится на земле и на фиг. 3 не показан. Так как в исходном состоянии триггер 33 находится в нуле и выход данного триггера 33 управляет сдвигом в регистре 27, то по переднему фронту тактового сигнала, сопровождающего стартовый бит, после ний не будет записан в регистр 27. В то же время, так как на инверсный вход S-триггера 33 поступает нуль (стартовый бит), а прямой синхронный вход R-триггера 33 находится на земле, то по переднему фронту этого же тактового сигнала в триггер 33 запишется единица, которая появится на выходе триггера 33 по заднему фронту тактового сигнала, так как RS-триг- гер 33 является дв ухтактовым.

Единичный сигнал с триггера 33 поступает на вход управления сдви- .гом регистра 27, разрещая ему по следующим тактовым сигналам принимать биты кода адреса двоичного датчика из канала связи 15. Одновременно сигнал с триггера 33 поступает на счетный вход счетчика 34, подготавливая его к подсчету числа принятых бит кода адреса двоичного датчика.

Следующим в канал связи по входу- выходу 15 после стартового бита поступает младший бит сообщения (фиг, 6). По переднему фронту тактового сигнала, сопровождающего данный бит, он запишется в регистр 27 и появится на младшем выходе регистра 27 по заднему фронту. По переднему фронту этого же импульса счетчик 34 отсчитывает один бит кода адреса двоичного датчика. Второй бит сообщения также запишется по фронту своего тактового сигнала в регистр 27, сдвинув первый бит на один разряд вниз. Счетчик 34 при этом отсчитывает два бита. При длине кода адреса двоичного датчика, равного п,

данная последовательность повторится п раз. По заднему фронту тактового сигнала, сопровождающего п-й бит, код адреса появится на выходе регистра 27, а на выходе 1 счетчика 34, равного значению по modn, появится единичный сигнал, указывающий на то, что все п бит кода адреса двоичного датчика приняты в регистр 27. Этот сигнал через элемент НЕ 35 и элемент И 37 нулевьм уровнем сбрасывает триггер -3 в нуль, запрещая дальнейший прием битов в регистр 27 и сбрасывая счетчики 34 в исходное положение. Одновременно сигнал с выхода элемента НЕ 35 поступает на асинхронный установочный вход триггера 36, устанавливая его в единичное состояние.

Так как в регистре 27 находится код адреса двоичного датчика, который изменил свое состояние, то дешифратор 28 установит сигнал единицы на

информационном входе того триггера регистра 28, который соответствует данному коду адреса. На остальных же

входах регистра 29 будут находится нули.

Очередным тактовым сигналом стро- бируется сигнал с выхода триггера 36

и.полученный импульс с выхода элемента И 32 поступает на вход разреще- ния записи в регистр 29. Таким образом, триггер, соответствующий коду адреса двоичного датчика, принятого в регистр 27, изменит свое состояние на противоположное, тем самьм запомнив новое значение, соответствующее ,

O

5

0

ему, двоичного датчика. По этому же импульсу триггер 36 вернется в свое нулевое состояние. Блок памяти 30 в соответствии с новым установившемся значением набора двоичных датчиков, которые для него являются адресом, выдает на шину 31 набор управляющих воздействий у/ и будет их держать на выходе до тех пор, пока новьв двоичный датчик не изменит своего состояния и соответствующий ему входной микроконтроллер не выдаст в последовательный канал связи по входу-выходу 15 крд адреса зтого двоичного датчика .

I

Рассмотрим затраты аппаратуры по

числу интегральных микросхем, используемых в локальных станциях (конт- роллерах) аналогов и прототипа и предлагаемой распределенной системе. Так как принимающие и передающие локальные контроллеры выполнены на базе универсальных микро-ЭВМ (вариант, при котором принимаюшле и передающие локальные контроллеры выполнены на базе мини-ЭВМ, не рассматриваются), тоJ как минимум,- они содержат микросхему центрального процессора, восемь или более схем постоянной памяти, в которых записана реализуемая программа опроса и ввода-вывода информации с последовательного канала связи, восемь или более схем оперативной памяти, используемой в качестве хранения промежуточных переменных, микросхема таймера, осуществляющая выдержки временных констант, микросхемы исследовательно-параллель- ного или параллельно-последовательного интерфейсов, осуществляющие преобразование информации из последовательного кода в параллельный и наоборот, шесть или более щинных фор- с мирователей и микросхемы малой степени интеграции. Таким образом, любой локальный микроконтроллер прототипа содержит 30 и более микросхем большой и средней степени интеграции. В качестве примера таким локальным

5

0

5

0

0

микроконтроллером может быть одноплатная микро-ЭВМ Электроника КГ-20 которая содержит 78 микросхем.

В устройстве входной микроконтроллер содержит 9 микросхем средней степени интеграции и логику, выходной микроконтроллер - 6 микросхем, блок памяти и логику, что дает выигрыш

по числу корпусов микросхем не более, чем в 8 раз При реализации входного и выходного микроконтролле- ра в виде одной большой интегральной схемы выигрьш на порядок больше.

Форму л.а изобретения

1. Устройство для управления распределенными объектами, содержащее входные и выходные микроконтроллеры, информационные адресные установочные и синхровходы входных микроконтроллеров являются соответствующими входами устройства, выходы - объединены и подключены к информационным входам выходных микроконтроллеров, установочные и синхровходы которых являются соответствующими входами устройства, а выходы являются соответств ло- щими выходами устройства, о т л и 25

упрощения устройства и повьш1ения его быстродействия, входной микроконтроллер состоит из первого, второго и третьего триггеров, элемента ИСЮТЮ- ЧАЩЕЕ ИЛИ, первого и второго счетчиков, элемента ИПИ-НЕ, мультиплексора и буферного элемента, выход которого соединен с установочным входом 30 третьего триггера, выход которого соединен с прямым и инверсным управ- .ляющими входами второго счетчика и с первым входом блока управления,, первый выход которого соединен с син- 35 хр овходом первого триггера, выход которого соединен с входом данных второго триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с прямым и инверсным 40 входами управления первого счетчика и вторым входом блока управления,, второй выход которого соединен с син- хровходом второго триггера, выход которого соединен с вторым входом 45 элемента ИСКПЮЧАНЩЕЕ ИЛИ, вход данных первого триггера каждого микроконтроллера является соответствующим входом данных устройства, установочные вхого счетчиков и с четвертым входом блока управления, пятый вход которо--. го соединен с выходом первого счетчика, шестой вход управления соединен с первым выходом второго счетчика, вторые входы которого соединены с адресными входами мультиплексора, выход которого соединен с входом данных буферного элемента, управляющий вход которого соединен с четвертым выходом блока управления, инверсный выход второго счетчика соединен с вторым входом элемента И-НЕ, входы данных мультиплексора являются соответствующими входами, а каждый выходной микроконтроллер состоит из первого и второго регистров, дешифратора, блока памяти, первого и второго триггеров, счетчика, элемента НЕ, первого элемента И, второго элемента И, выход которого соединен с установочным входом первого триггера, выход которого соединен с прямым и инверсным управляющими входами счетчика и с управляющим входом первого регистра, выходы которого соединены с входами дешифратора, выходы которого соединены с входам данных второго .регистра , выходы которого соединены с адресными входами блока памяти, выходы которого являются соответствующими выходами устройства, входы данных первого регистра и первого триггера каяодого выходного микроконтроллера соединены с объединенными выходами буферных элементов входных микроконтроллеров, синхровходы первого регистра, первого и второго триггеров, счетньй вход счетчика и первьй вход первого элемента И являются синхровхо- дом устройства, первый вход второго элемента И и установочные входы второго регистрами второго триггера являются установочным входом устройства, выход второго триггера соединен с его входом данных и с вторым входом второго элемента И, выход которого соединен с третьим входом второго триггера и вторым входом первого ды первого и второго триггеров и тре-50 элемента И, выход которого-соединен

тий вход блока управления каждого входного микроконтроллера являются установочным входом устройства, третий выход блока управления соединен с первым входом элемента ИЛИ-НЕ, вы- 55 ход которого соединен с входом данных третьего триггера, синхровход которо- i го соединен с синхровходом устройства, счетными входами первого и второс стробирующим входом второго регистра, выход переполнения счетчика соединен со входом элемента НЕ выход которого соединен с единичным входом второго триггера и вторым входом второго элемента И,

2. Устройство поп, 1, отличающееся тем, что блок уп

5 0

5

0 5 0 5 го счетчиков и с четвертым входом блока управления, пятый вход которо--. го соединен с выходом первого счетчика, шестой вход управления соединен с первым выходом второго счетчика, вторые входы которого соединены с адресными входами мультиплексора, выход которого соединен с входом данных буферного элемента, управляющий вход которого соединен с четвертым выходом блока управления, инверсный выход второго счетчика соединен с вторым входом элемента И-НЕ, входы данных мультиплексора являются соответствующими входами, а каждый выходной микроконтроллер состоит из первого и второго регистров, дешифратора, блока памяти, первого и второго триггеров, счетчика, элемента НЕ, первого элемента И, второго элемента И, выход которого соединен с установочным входом первого триггера, выход которого соединен с прямым и инверсным управляющими входами счетчика и с управляющим входом первого регистра, выходы которого соединены с входами дешифратора, выходы которого соединены с входам данных второго .регистра , выходы которого соединены с адресными входами блока памяти, выходы которого являются соответствующими выходами устройства, входы данных первого регистра и первого триггера каяодого выходного микроконтроллера соединены с объединенными выходами буферных элементов входных микроконтроллеров, синхровходы первого регистра, первого и второго триггеров, счетньй вход счетчика и первьй вход первого элемента И являются синхровхо- дом устройства, первый вход второго элемента И и установочные входы второго регистрами второго триггера являются установочным входом устройства, выход второго триггера соединен с его входом данных и с вторым входом второго элемента И, выход которого соединен с третьим входом втоi

с стробирующим входом второго регистра, выход переполнения счетчика соединен со входом элемента НЕ выход которого соединен с единичным входом второго триггера и вторым входом второго элемента И,

2. Устройство поп, 1, отличающееся тем, что блок уп

11

равления содержит элемент И, элемент И-НЕ, первый и второй элемент 2И-ИЛИ первый, второй и третий триггеры, дешифратор, первый, второй и третий элемент ИЛИ, выход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ к является первым выхо- доЫ блока управления, второй выход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с первым входом второго элемента ИЛИ, с первым выходом дешифра- тора, и является третьим выходом блока управления, четвертый выход которого соединен с вторым выходом де- шифратора, первым входом второго элемента 2И-Ш1И и вторьм входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента 2И- ИЛИ и первым входом первого элемента 2И-Ш1И, вьпсод которого соединен с синхровходом первого триггера, выход которого соединен с первым входом дешифратора, третий выход которого соединен с вторым входом второго элемента ИЛИ, четвертый выход соединен с вторым входом третьего элемента

12

10

026112

ИЛИ, а пятый выход соединен с вторым входом первого элемента 2И-ИЛИ, третий вход которого соединен с выходом элемента И, первый вход которого соединен с инверсным входом элемента И-НЕ и является первым входом блока управления, второй вход которого соединен с вторым входом элемента И и третьим входом второго элемента 2И- ИЛИ, выход которого соединен с синхровходом второго триггера, выход которого соединен с вторым входом дешифратора, шестой выход которого соединен с синхровходом третьего триггера, выход которого соединен с третьим входом дешифратора, третий вход блока управления соединен с установочными входами первого, второго и третьего триггеров, входы данных которых являются четвертым входом блока управления, пятый вход которого соединен с вторым входом элемента И-НЕ, выход которого соединен с четвертым входом первого элемента 2И-ИЛИ, а шестой вход соединен с четвертым входом второго элемента 2Иипи.

20

25

Фиг. 6

От датчиков

L J

5

5

«Сч

ф фф ф

К исполнительным ме анизмам

Фие. 7

Составитель И Алексеев Редактор А. Гулько Техред Л.Сердюкова Корректор А. Обручар

Заказ 7899/44 Тираж 864 . Подоиское ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж--35, Раушская наб,, д. 4/5

Производственно-полигра фическое предприятие, г, Ужгород, ул. Проектная, 4

45

5

46

I-i Ф Ф

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для построения систем логического -управления территориально распределенными технологическими объектами. Целью изобретения является упрощение устройства и повьппение его быстродействия. Цель достигается тем, что устройство состоит из входных микроконтроллеров, соединенных с двоичными датчиками технологического объекта, вмходньпс микроконтроллеров, соединенных с дво-. ичными исполнительньми механизмами технологического объекта, и последовательного канала связи, по которому передается сообщение от какого-либо входного микроконтроллера всем выходным микроконтроллерам. Каждый входной микроконтроллер состоит из первого, второго и третьего триггеров, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первого и второго счетчиков, элемента ИЛИ-НЕ, муль- . типлексора и буфера с тристабильным выходом. Каждый выходной микроконтрол- . лер состоит из первого и второго регистров, дешифратора, блока памяти первого и второго триггеров, счетчика элемента НЕ первого и второго элементов ф -лы., 7 ил. И. 1 з.п.