Устройство для измерения погрешности преобразователя угла поворота вала в код Советский патент 1987 года по МПК H03M1/10 

12

высокоточен, чем испытуемый, обладает большей информационной емкостью. Измерение погрешности каждого кванта производится считыванием кода младших выходнык разрядов эталонного преобразователя 2 и распределением импульсов счета количеств квантов с одинаковой погрешностью по соответст- вугок м счетчикам 10-12. Результат счета в конце оборота вала преобразователя 23 записывается в регистр 13, сохраняется и возобновляется в конце каждого оборота. С помощью коммутатора 14 циклически подаются на

Изобретение относится к автоматике и вычислительной технике и пред- назначено дпя автоматического измерения погрешности преобразователя угла поворота вала в код,

Целью изобретения является повышение точности, быстродействия и расширение функциональных возможностей устройства путем формирования импульса метки нпи синхронизации, необходимых при анализе результатов,

На фиг. 1 приведена блок-схема устройства, на фиг. 2 - пример закона распределения регистрируемого внешними устройствами графического отображения информации при N 3 N, + + 4, где NJ - информационная емкость эталонного преобразователя, бит,

N, - информационная емкость испытуемого преобразователя, бит.

Устройство содержит привод 1, эталонный преобразователь 2 угла поворота вала в код, счетчик 3, дешифраторы 4-6, интервальные элементы И 7-9, интервальные счетчики 10-12, регистр 13, коммутатор 14, цифроана- логовый преобразователь 15, триггер 16, элемент И 17, блок 18 реальных сигналов, дифференцирующие блоки 19 и 20, блоки 21 задержки, генератор 2 импульсов, испытуемый преобразовател 23 угла поворота вала в код.

Устройство работает следующим образом,

В момент включения устройства счетчики 10-12 и регистр 13 обнуля

16

вход цифроаН|Злогового преобразователя 15 выходные коды регистра 13, в результате чего на выходе иифроаналого- вого преобразователя 15 появляется сигнал,по форме повторяющий закон распределения погрешностей,удобньш дпя регистрации внешними устройствами графического отображения информации.Одновременно в схеме циклического управления коммутатором 14,дешифратором 6 и дифференцирующим блоком-20 вырабатывается импульс метки или синхронизации для обеспечения регистрации и анализа результатов измерения, 2 ил.

ются, триггер 16 устанавливается в нулевое состояние, привод 1 начинает вращаться и приводит в синхронное вращение валы преобразователей 2 и 23. Эталонный преобразователь 2 является более высокоточным, чем испытуемый, т.е. Ng N,, где N и количество квантов соответственно преобразователей 2 и 23. На входы дешифратора 4 поступают сигналы дМ N - . младших разрядов эталонного преобразователя 2, Дешифратор 4 обеспечивает распределение сигналов на выходах в зависимости от кода младших разрядов Эти сигналы последовательно открывак Т элементы И 7-9, каждый из которых5 таким образом, приводится в соответствие определенной величине погрешности, измеряемой в момент смены кода испытуемого преобразователя 23. Поскольку нулевое состояние старщего разряда входного кода дешифратора 4 соответствует положительному знаку погрешности, а единичное состояние - отрицательному,

то элементы И с первого по () соответствуют положительному, а с ( + 1)-го по (п - 1)-й - отрицательному знаку погрешности. При этом первый и п-й элементы И соответствуют максимальным, а (- + 1)J - I -и нулевому значениям погрешности. При поступлении на вход нулевого кода

сигнал с (rj + 1)-го выхода также

поступает на информационный вход триггера 16. Вькодные разряды испытуемого преобразователя 23 поступают 5 на входы блока 18 реальных сигналов и на входы дешифратора 5, на выходе которого появляется сигнал в течение кванта нулевого выходного кода испытуемого преобразователя 23. Этот 10 сигнал подается на вход дифференцирующего блока 19, где формируется импульс начала отсчета испытуемого преобразователя 23. Этот импульс поступает на вход синхронизации тригге- 15 ра 16. Если в момент поступления импульса на информационном входе триггера 16 присутствует единичный уровень сигнала, поступивший с

(-1- 1)-го выхода дешифратора 4, это

свидетельствует о совмещении начал отсчета преобразователей 2 и 23. В этом случае триггер 16 опрокидьша- ется, открывая элемент И 17 и разре- 25 шая прохождение импульсов смены кода с выхода блока 18 реальных сигналов на входы элементов И 7-9. Если в момент поступления импульса начала отсчета на информационном входе триг-зо гера 16 единичньш уровень отсутствует, совмещение начал отсчета достигается вращением корпуса испытуемого преобразователя 23 до совпадения моментов поступления на триггер 16 , сигналов начал отсчета преобразователей 2 и 23. Через один из элементов И 7-9, оказавшийся открытым и соответствующим величине погрешности испытуемого преобразователя 23, импульс смены кода поступает на счетный вход соответствующего счетчика 10-12. В счетчиках 10-12 в течение оборота вала испытуемого преобразователя 23 подсчитывается количество квантов с одинаковыми погрешностями. Коды на выходах счетчиков 10-12 пропорциональны вероятностям погрешностей преобразователя 23. Эти коды записываются в егистр 13 памяти при поступлении на ,д вход записи импульса с выхода диффеенцирующего блока 19. Этот же импульс через блок 21 задержки поступает на входы обнуления счетчиков 10- 12. Задержка необходима дпя согласо- „ Ванной работы регистра 13 и счетчиков

. Таким образом, после совмещеия начал отсчета в конце первого

5 10 15

25 зо , ,д „

2955164

оборота вала испытуемого преобразователя 23 в регистр 13 оказывается записанным распределение погрешностей всех квантов преобразователя 23. Коды, соответствующие числу точек с погрешностями одинаковой величины, поступают на информационные входы коммутатора 14, который управляется выходным кодом счетчика 3, на вход которого поступают импульсы генератора 22.

Частота следования импульсов генератора 22 регулируема и выбирается удобной для внешних регистрирующих устройств. В соответствии с кодом управления коммутатор 14 обеспечивает поочередное прохождение на выход входных кодов, которые поступают на входы дафроаналогового преобразователя 15 для преобразования в аналоговую форму, удобную для внешних устройств графического отображения информации. Выходной код счетчика 3 также поступает на входы дешифратора 6 , с выхода которого выделенный сигнал поступает на дифференцируюпщй блок 20 для формирования импульса метки или синхронизации. Сигнал с выхода ци(|1роаналогового преобразователя 15 и импульс метки с выхода дифференцирующего блока 20 поступают на внешние устройства графического отображения информации.

На фиг. 2 приведен пример закона распределения погрешностей испытуемого преобразователя 23, регистрируемого внешними устройствами графического отображения информации при &N 4. Форма напряжения на выходе цифроаналогового преобразователя 15 (фиг. 2с.) соответствует закону распределения погрешности испытуемого преобразователя 23 при максимальной

погрешности о- ± -i- где q - угло-

вой размер кванта младшего разряда. С законом распределения погрешности приводятся в соответствие коды четырех младших разрядов эталонного преобразователя 2 (фиг. 2S), поскольку каждый из шестнадцати элементов, составлякицих кривую закона распределения, получается в результате подсчета погрешностей, выражающихся соответствующими кодами младших разрядов.

Импульс метки или синхронизации (фиг. 26) может быть выбран с помощью

дешифратора 5 в начале или в середине кривой закона распределения с целью обеспечения удобства регистрации и анализа. Формула изобретения

Устройство для измерения погрешности преобразователя угла поворота вала в код, содержащее привод, вал

первым входом триггера, где п - ко чество выходов первого дешифратора выход триггера соединен с первым входом элемента И, выход которого. подключен к вторым входам интервал ных / элементов И, выходы интерваль ных счетчиков соединены с п группа входов регистра, п групп выходов к торого подключены к входам ком

которого является кинематическим вхо- О мутатора, выходы которого соедом устройства, блок реальных сигналов, входы которого являются электрическими входами устройства, генератор импульсов, счетчик, первый дешифратор, выходы которого соединены с первыми входами интервальных элементов И, выходы которых соединены с информационными входами интегральных счетчиков, триггер, элемент И, блок задержки, первый и второй дифференцирующие блоки, отличающееся тем, что, с целью повышения точности, быстродействия и расширения функциональных возможностей устройства, в него введены второй и третий дешифраторы, коммутатор, регистр, цифроаналоговый преобразователь и эталонный преобразователь угла поворота вала в код, вал которого жестко соединен с валом привода, разрядные выходы эталонного преобразователя угла поворота вала в код соединены с входами первого дешифратора,

{у-+ 1)-й выход которого соединен с

первым входом триггера, где п - количество выходов первого дешифратора, выход триггера соединен с первым входом элемента И, выход которого. подключен к вторым входам интервальных / элементов И, выходы интервальных счетчиков соединены с п группами входов регистра, п групп выходов которого подключены к входам ком мутатора, выходы которого сое динены с входами цифроаналогового

преобразователя, входы блоков реальных сигналов соединены с входами вто- рого дешифратора, выход которого подключен к входу первого дифференцирующего блока, выход которого соединен с входом блока задержки, вторым входом триггера и управляющим вхо0 дом регистра, второй вход элемента И подключен к выходу блока реальных сигналов, выход блока задержки подключен к входам обнуления интервальных счетчиков, выход генератора импульсов соединен с входом счетчика, выходы которого соединены с входами третьего дешифратора и с (п + 1)-й группой входов коммутатора, выход третьего дешифратора соединен с входом второго ди(1|ференцирующего блока, выход которого является синхронизирующим выходом устройства, выход цифроаналогового преобразователя является информаци:оннь м выходом устройства.

5

Изобретение относится к устройствам автоматического измерения погрешности преобразователя угла поворота вала в код. Целью изобретения является повьшение точности и быстродействия и расширение функциональных возможностей устройства. Эта цель достигается применением эталонного преобразователя 2 угла поворота вала в код, вал которого вращается синхронно с валом испытуемого преобразователя 28, упрощением цепей измерения и исключением принципа последовательного счета при измерении погрешности отдельного кванта. Эталонный преобразователь 2 более с (Л ел СП О) ffe fttutrnfanun Фи-i. i

-4IZ О « /« ЧИ

Ч ШШ §§§М§ШШШМ55й§

1

R

JL

ВШШШ Зака з 627/61

Произв.-полигр. пр-тие, г. Ужгород, ул Проектная, А

Тираж 902

Подписное