Устройство для формирования и хранения остатка по модулю три Советский патент 1987 года по МПК G06F11/10 

Изобретение относится к вычисли- тельной технике и предназначено для фop QlpoвaJфИЯ остатков чисел по мо- - дулю три при аппаратном контроле передачи двоичных чисел в параллельном коде и арифметических действий над ними.

Цель изобретения - повьквение быстродействия ,

На чертеже изображена блок-схема предлагаемого устройства.

Устройс гво содержит сумматор 1, триггеры 2 и 3, вход 4 начальной установки, вход 5 синхронизации, информационные входы 6, выходы 7 остатка устройства.

Устройство работает следунщин образом.

В исходном состоянии после прохож- дения импульса начальной установки триггеры 2 и 3 находятся в нулевом состоянии.

На входы А,, В,, Aj, Bj, В,, В4

сумматора 1 поступает информация, подлежащая преобразованию.

Сумматор 1 осуществляет попарное (по 2 разряда) суммирование информации на его входе с учетом веса разрядов с промежуточными реаультатами преобразования. Частичная сумма, полученная в результате сложения 4-х разрядов исходного числа, подается н вход сумматора для дальнейшего сложения с оставшимися разрядами входно информации с учетом возникших при сложении переносов.

Редактор Т.Парфенова Заказ 782/52

Составитель И,Иваныкин Техред М.Ходани

Тираж 673 ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4

5

5

0

5

По завершении преобразования информация на выходах Sj, S сумматора 1 соответствует остатку от деления на 3 входной информации. Формула изобретения

Устройство для формирования и хранения остатка по модулю три, содержащее сумматор, причем входы первого и второго разрядов первого слагаемого сумматора являются соответственно входами первого и второго разрядов контролируемого числа, входы первого, второго, третьего и четвертого разрядов второго слагаемого сумматора являются соответственно входами третьего, четвертого, пятого и шестого разрядов контролируемого числа, выход переноса сумматора сое- динен с входом переноса сумматора, отлича ющееся тем, что, с целью повьш1ения быстродействия, в устройство введены первый и второй триггеры, информационные входы которых соединены соответственно с выходами третьего и четвертого разрядов результата сумматора, выходы первого и второго разрядов результата которого соединены соответственно с входами третьего и четвертого разрядов первого слагаемого сумматора, входы установки в ноль триггеров объединены и подключены к входу начальной установки устройства, вход синхронизации которого соединен с входами синхронизации первого и второго триггера, выходы которых являются выходами остатка устройства.

Корректор Т.Колб Подхшсное

Изобретение относится к вычислительной технике и предназначено для формирования остатков чисел по модулю три при аппаратном контроле передачи двоичных чисел в параллель - ном коде и арифметических действий над ними. Цель изобретения - повышение быстродействия. Устройство содержит сумматор 1, триггеры 2 и 3, вход 4 начальной установки, вход 5 синхронизации, информационные входы 6, выходы 7 устройства. Повышение быстродействия достигается за счет введения новых связей с выходов сумг матора-на его входы. 1 ил. (Л о ;о | о ел 4