Устройство для формирования и хранения остатка по модулю три Советский патент 1989 года по МПК G06F11/10 

Описание патента на изобретение SU1520525A1

1

(21)4402165/24-24

(22)01.04.88

(46). 07.11.89. Бюл. № 41 (72) П.И. Плиц и А.В. Дрозд

(53)681.3(088.8)

(56)Авторское свидетельство СССР № 1084799, кл. G 06 F 11/10, 1982,

Авторское свидетельство СССР № 1297054, кл. G 06 F 11/10, 1985.

(54)УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ И ХРАНЕНИЯ ОСТАТКА ПО .МОДУЛЮ ТРИ

(57)Изобретение относится к вычислительной технике и позволяет определять и хранить остаток по модУлю три в блоках контроля арифметических операций. Цель изобретения - повышение .быстродействия устройства. Устройство содержит сумматор 1 и триггеры 2 и 3. Входы первого и второго разрядов пер.вого слагаемого сумматора подключены

к входам первого и второго разрядов контролируемого числа, входы третьего, четвертого, шестого и пятого разрядов которого соединены соответственно с входами первого, второго, четвертого разрядов второго слагаемого, входы переноса, выходы первого, второго, третьего и четвертого разрядов резуль тата соединены соответственно с входами третьего, четвертого разрядов первого слагаемого сумматора и информационными входами триггеров 2 и 3. Сумматор вычисляет остаток от деления контролируемого числа на три с повышенным быстродействием благодаря сок-. ращению цепи распространения сигнала переноса. Вычисленный остаток записывается в триггеры. Повьшение быстродействия достигается за счет сокраще-. ния времени распространения сигнала в цепи переноса сумматора. 1 ип.

СО

Похожие патенты SU1520525A1

название год авторы номер документа
Устройство для пирамидальной свертки по модулю три 1988
  • Плиц Павел Иосифович
  • Дрозд Александр Валентинович
SU1520524A1
Устройство для формирования и хранения остатка по модулю три 1985
  • Киселев Виктор Иванович
  • Бугаенко Олег Юрьевич
  • Видинеев Владимир Евгеньевич
  • Клюев Леонид Сергеевич
SU1297054A1
Устройство для формирования остатков по модулю 1986
  • Черкасский Николай Вячеславович
SU1449986A1
СУММАТОР КОМБИНАЦИОННО-НАКАПЛИВАЮЩЕГО ТИПА 2004
  • Власов Б.М.
RU2262736C1
СУММАТОР НАКАПЛИВАЮЩЕГО ТИПА 2003
  • Власов Борис Михайлович
RU2269153C2
Арифметическое устройство 1983
  • Власов Борис Михайлович
  • Фотин Владимир Александрович
  • Краснова Нина Владимировна
  • Власова Татьяна Борисовна
SU1239710A1
СУММАТОР НАКАПЛИВАЮЩЕГО ТИПА 2004
  • Власов Борис Михайлович
  • Коровичев Борис Константинович
  • Краснов Александр Васильевич
RU2278411C1
ПРОЦЕССОР ПОВЫШЕННОЙ ДОСТОВЕРНОСТИ ФУНКЦИОНИРОВАНИЯ 2010
  • Бобков Сергей Генадьевич
  • Осипенко Павел Николаевич
  • Павлов Алексей Александрович
  • Павлов Павел Александрович
  • Павлов Александр Алексеевич
  • Хоруженко Олег Владимирович
  • Царьков Алексей Николаевич
RU2439667C1
СПОСОБ И УСТРОЙСТВО ВЫПОЛНЕНИЯ АРИФМЕТИЧЕСКИХ И ЛОГИЧЕСКИХ ОПЕРАЦИЙ 2005
  • Власов Борис Михайлович
RU2295751C2
СУММАТОР НАКАПЛИВАЮЩЕГО ТИПА 2003
  • Власов Б.М.
RU2261469C1

Реферат патента 1989 года Устройство для формирования и хранения остатка по модулю три

Изобретение относится к вычислительной технике и позволяет определять и хранить остаток по модулю три в блоках контроля арифметических операций. Цель изобретения - повышение быстродействия устройства. Устройство содержит сумматор 1 и триггеры 2 и 3. Входы первого и второго разрядов первого слагаемого сумматора подключены к входам первого и второго разрядов контролируемого числа, входы третьего, четвертого, шестого и пятого разрядов которого соединены соответственно с входами первого, второго, четвертого разрядов второго слагаемого, входы переноса, выходы первого, второго, третьего и четвертого разрядов результата соединены соответственно с входами третьего, четвертого разрядов первого слагаемого сумматора и информационными входами триггеров 2 и 3. Сумматор вычисляет остаток от деления контролируемого числа на три с повышенным быстродействием благодаря сокращению цепи распространения сигнала переноса. Вычисленный остаток записывается в триггеры. Повышение быстродействия достигается за счет сокращения времени распространения сигнала в цепи переноса сумматора. 1 ил.

Формула изобретения SU 1 520 525 A1

сд э

о

СП

ю

ел

Изобретение относится к вычислительной технике и предназначено для формирования остатков чисел по модулю три при аппаратном контроле передачи двоичных чисел в параллельном коде и арифметических действий над ними.

Целью изобретения является повышение быстродействия устройства.

На чертеже представлено предлагае- мое устройство.

Устройство содержит сумматор 1, первый 2 и BTopo/i 3 триггеры, вход 4 установки в О, вход 5 синхронизации, входы 6 разрядов контролируемого числа, выходы 7 остатка устройства.

Устройство работает следующим образом.

В исходном состоянии импульсом начальной установки первьм 2 и второй 3 триггеры сбрасывают в нулевое состояние .

На входы А 1, А 2, В 1, В 2, Ро и В 4 сумматора 1 поступают разряды контролируемого числа соответственно 1р, 2р, Зр, 4р, 5р и 6р, имеющие веса по модулю три соответственно 1, 2, 1, 2, 1, 2. Разряды на выходах сумматора

1S1, S2, S3, S4 и Р4 имеют веса по модулю три соответственно 1, 2,1,

2и i,- Сумматор 1 осуществляет сумми - рование информации на его входе с . учетом весов разрядов. Частичная сумма , полученная в результате сложения пяти разрядов контролируемого числа

(с первого разряда по пятьш), подает- ся на вход сумматора 1 лля дальнейшего сложения с шестым разрядом 6р с учетом возникших при сложении переносов, в том числе сигналом переноса с выхода переноса сумматора 1, Р4, за- веденного на вход третьего разряда второго слагаемого сумматора 1 ВЗ (выход переноса сумматора 1 Р 4 и вход разряда В 3 имеют одинаковый вес по модулю три, равньй 2).

По завершении процесса сложения информация на выходах S 3 и S 4 сумматора 1 соответствует остатку от деления на три входного контролируемого числа. Этот остаток записывается в триггеры 2 и 3 по синхросигналам,поступающим с входа 5 устройства.

Формула изобретения

Устройство для формирования и хранения остатка по модулю три, содержащее сумматор и первьш и второй триггеры, причем входы первого и второго разрядов первого слагаемого сумматора являются соответственно входами первого и второго разрядов контролируемого числа устройства, входы первого, второго и четвертого разрядов второго слагаемого сумматора являются соответственно входами третьего, четвертого и шестого разрядов контролируемого числа устройства, выходы первого и второго разрядов результата сумматора соединены соответственно с входами третьего и четвертого разрядов йервого слагаемого сумматора, выходы третьего и четвертого разрядов результата сумматора - с информационными входами соответственно первого и второго триггеров, входы установки в О которых объединены и подключены к входу начальной установки устройства, вход синхронизации которого соединен с входами синхронизации первого и второго триггеров, выходы которых являются выходами остатка устройства, отличающе е с. я тем, что, с целью повьш1ения быстродействия устройства, выход переноса сумматора соединены с входом третьего разряда второго слагаемого сумматора, а вход переноса сумматора - с входом пятого разряда контролируемого числа устрой- ,ства.

SU 1 520 525 A1

Авторы

Плиц Павел Иосифович

Дрозд Александр Валентинович

Даты

1989-11-07Публикация

1988-04-01Подача