Формирователь импульсов записи Советский патент 1987 года по МПК G11C5/02 

Изобретение относится к вычислительной технике и предназначено для использования в электрически программируемых полупостоянных ЗУ, использующих инжекцию горячих носителей для записи информации в ячейки памяти накопителя.

Целью изобретения является повышение надежности устройства.

На чертеже представлена электрическая схема формирователя.

Устройство содержит транзистор записи

1,сток которого подключен к шине записи

2,исток соединен с общей числовой щиной

3,транзистор тока смещения 4 и первый ключевой транзистор 5 включенные последовательно между шиной записи 2 и шиной нулевого потенциала 6, нагрузочный транзистор 7, транзистор выборки 8 и второй ключевой транзистор 9, включенные последовательно между шиной питания 10 и шиной нулевого потенциала 6, транзистор сдвига уровня напряжения 11 и запоминающий транзистор 12, а также третий ключевой транзистор п-р-п типа 13, эмиттер которого подключен к шине отрицательного напряжения смещения 14, управляющие входы 15 и 16. Эмиттер транзистора 13 может быть также подключен к шине нулевого потенциала 6.

Формирователь работает следующим образом.

В режиме записи на шину записи 2 подается высоковольтное напряжение записи (V,,p), достаточное для создания условий канальной инжекции горячих носителей и их захвата на плаваюший затвор программируемых ячеек памяти. Если в это время на управляющий вход 15 подается напряжение высокого уровня с устройства дешифрации числовых шин, примерно равное величине напряжения питания на щине 10, а на управляющем входе 16 также устанавливается напряжение высокого уровня (примерно равное напряжению питания), транзистор 8 и второй ключевой транзистор 9 переходят в открытое состояние, и, таким образом, затвор первого ключевого транзистора 5 подключен к щине 6 через последовательно включенные транзисторы 8 и 9. При этом первый ключевой транзистор 5 находится в закрытом состоянии и на затвор транзистора 1 и затвор транзистора 11 через транзистор 4 передается напряжение записи с шины 2, которое переключает транзисторы 1 и 11 в открытое состояние. На стоковую область запоминающего транзистора 12 через открытый транзистор 11 передается напряжение, примерно равное разности напряжения записи на шине 2 и порогового напряжения транзистора 11 (Vpp-VT, где VT - величина Порогового напряжения транзистора 11). Когда указанное напряжение на стоке транзистора 12 превышает величину напряжения лавинного пробоя данной стоковой области, в стоковом р-п переходе транзистора 12 происходит лавинный пробой и возникает инжекция дырок в подложку кристалла ИС, которая приводит к положительному смещению области подложки вблизи транзистора 12. Так как подложка транзистора 12 является базой биполярного транзистора п-р-п типа 13, то в результате смещения положительным уровнем напряжения локальной области подложки, а следовательно и базы биполярного транзистора 13, он переключается в проводящее состояние. В результате протекания тока в цепи транзистора 13 напряжение на затворе транзистора 11 уменьщается до величины напряжения, при котором через

5 транзистор 11 на стоковую область транзистора 12 передается напряжение, равное напряжению лавинного пробоя р-п перехода стоковой области ячейки. Величина напряжения на затворе транзистора 11 в этом случае примерно равна V ii-|- VT, где -

0 напряжение лавинного пробоя стокового р-п перехода транзистора 12. Напряжение указанной величины одновременно подается на затвор транзистора 1, который обеспечивает передачу на общую числовую шину 3 напряжения, примерно равногоV.m. которое через последующие цепи дешифрации битовых шин передается на стоковую область выбранной ячейки памяти в накопителе ЗУ. Таким образом, напряжение записи на стоковых областях ячеек памяти накопителя

Q ЗУ ограничивается на уровне напряжения V-in, которое определяется напряжением начала лавинного пробоя р-п перехода стока транзистора 12, и как следствие - исключается работа ячеек памяти накопителя в области лавинного пробоя.

5 Однако в накопителе реального ЗУ может иметь место разброс величины напряжения лавинного пробоя для различных ячеек памяти, что связано с различием таких структурных параметров как длина и ширина канала, толщина изолирующих

0 окислов, которые в значительной степени влияют на величину напряжения лавинного пробоя стоковой области ячейки и которые возникают в процессе изготовления ЗУ. Посредством подачи отрицательного напря жения в пределах от минус 0,18 до минус 0,6 В на шину отрицательного напряжения смещения 14 напряжение на затворе транзистора 1 может быть уменьщено на требуемую величину и таким образом исключен лавинный пробой при записи в ячейки па0 мяти накопителя с минимальным напряжением лавинного пробоя стоковой области. Когда напряжение на стоке транзистора 12 при записи не превышает величину напряжения лавинного пробоя р-п перехода стоковой области, на затвор транзистора

5 1 через транзистор 4 передается напряжение, равное напряжению записи на шине 2, так как транзистор 13 находится в закрытом состоянии.

При условии подачи напряжения низкого уровня, примерно равного потенциалу шины б, на один из входов 15 или 16 на затвор транзистора 5 подается напряжение, равное напряжению питания на шине 10, через транзистор 7. Транзистор 5 переключается в открытое состояние, затвор транзистора 1 соединяется с шиной 6 и напряжение записи не передается на обш.ую числовую шину 3, так как транзистор 1 находится в закры- том состоянии.

Аналогичное состояние реализуется в устройстве подачи напряжения записи на стоковую область ячейки памяти при работе ЗУ в режиме считывания информации с накопителя. В данном режиме на входе 16 постоянно поддерживается напряжение низкого уровня, примерно равное потенциалу на шине 6, и независимо от уровня напряжения на входе 1Й транзистор 1 находится в закрытом состоянии. Таким образом полностью исключено влияние устройства на работу усилителей считывания информации, которые подключаются к общей числовой шине.

Биполярный транзистор п-р-п типа 13 изготавливается в едином технологиче- ском процессе одновременно с изготовлением ячеек памяти накопителя и элементов функциональных узлов обрамления. Конструкция транзистора 13 включает подложку, которая является базой данного транзистора и одновременно подложкой интег- ральной схемы запоминающего устройства и транзистора 12 в формирователе импульсов записи на ячейки памяти накопителя, а также диффузионные области п типа, охватывающие по периметру область подложки, в которой расположен транзистор записи 12. При этом внутренняя п диффузионная область является эмиттером, а внешняя - коллектором биполярного транзистора 13.

5

0

Формула изобретения

1. Формирователь импульсов записи, содержащий транзистор тока смещения, транзистор сдвига уровня напряжения, транзистор выборки, первый и второй ключевые транзисторы, нагрузочный транзистор и транзистор записи, сток которого подключен к шине записи, исток является выходом устройства, а затвор соединен с затвором транзистора сдвига уровня напряжения и с истоком и затвором транзистора тока смещения, сток которого подключен к шине записи, сток первого ключевого транзистора соединен с затвором транзистора записи, исток - с шиной нулевого потенциала, а затвор - с затвором и истоком нагрузочного транзистора, сток которого подключен к шине питания, а исток - к стоку транзистора выборки, затвор которого является первым управляющим входом устройства, а исток соединен со стоком второго ключевого транзистора, затвор которого является вторым управляющим входом устройства, а исток соединен с шиной нулевого потенциала, отличающийся тем, что, с целью повышения надежности устройства, в него введены третий ключевой транзистор п-р-п-типа и запоминающий транзистор, управляющий затвор которого подключен к шине записи, исток - к шине нулевого потенциала, сток - к истоку транзистора сдвига уровня напряжения, сток которого подключен к шине записи, коллектор третьего ключевого транзистора соединен с затвором транзистора записи, эмиттер подключен к шине отрицательного напряжения смещения, а база соединена с подложкой запоминающего транзистора.

2. Формирователь по п. 1, отличающийся тем, что, с целью его упрощения, эмиттер третьего ключевого транзистора подключен к щине нулевого потенциала.

Изобретение относится к вычислительной технике и предназначено для использования в электрически программируемых полупостоянных ЗУ, использующих инжек- цию горячих носителей для записи информации в ячейки памяти накопителя. Цель изобретения - повышение надежности устройства. Поставленная цель достигается тем, что в формирователь введены третий ключевой транзистор 13 и запоминающий транзистор 12 с соответствующими связями. При достижении напряжения на щине записи необходимого уровня открывается транзистор 13 и через транзистор 4 тока смещения поддерживает на затворе транзистора записи 1 необходимый уровень. 1 з. п. ф-лы 1 ил. к