Формирователь импульсов записи Советский патент 1988 года по МПК G11C16/06 

00 00

ел

со

4

Изобретение относится к области электронной и вычислительной техники и используется в программируемых запоминающих устройствах, использующих инжекцию горячих носителей для записи информации в ячейки памяти накопителя, и является усовершенствованием изобретения по авт. св. № 1297114. Цель изобретения - повы- щение эффективности программирования за счет стабилизации амплитуды импульса записи. Поставленная цель достигается тем, что в формирователь импульсов записи введены токозадающий и опорный транзисторы, а также ячейки памяти, в которые записывается идентичный уровень записи, что исключает разброс электрических характеристик ЗУ в режиме считывания информации, 1 ил.

14)

Изобретение относится к электронной технике, предназначено для иссюльзования в электрически программируемых запоминающих устройствах, использующих инжек- цию горячих носителей для записи информации в ячейки памяти накопителя и является усовершенствованием изобретения по авт. св. № 1297114.

Цель изобретения - повыщение эффективности программирования путем стабилизации амплитуды импульса записи формирователя.

На чертеже представлен формирователь импульсов записи.

Устройство содержит транзистор 1 записи, щину 2 записи, информационную входную QjHHy 3, транзистор 4 смещения, первый ключевой транзистор 5, тину 6 нулевого потенциала, нагрузочный транзистор 7, транзистор 8 выборки, второй ключевой транзистор 9, тину 0 питания, транзистор 1 1 сдвига уровня напряжения, запоминающий транзистор 12, третий ключевой транзистор 13 п-р-п типа, тину 14 отрицательного смещения, управляющие входы 15 и 16, токозадающий 17 и опорный 18 транзисторы, п ячеек памяти, выполненных на компенсирующих транзисторах 19.1 -19.п.

Формирователь работает следующим образом.

При подаче высоковольтного напряжения (Vpp) на тину 2 записи, через токозадающий транзистор 17 протекает ток, обеспечивающий падение напряжения на опор- но.м транзисторе 18, которое эквивалентно величине напряжения на плавающем затворе запоминающего транзистора 12 в записанном состоянии. Предлагаемое включение токозадающего 17 и опорного 18 транзисторов обеспечивают слабую зависимость величины выходного напряжения (сток транзистора 18) в достаточно щироком диапазоне изменения напряжения записи, а также от величины порогового напряжения данных транзисторов. Напряжение с опорного транзистора 18 подается на управляющий и плавающий затворы запоминающего транзистора 12 и таким образом в структуре запоминающего транзистора 12 создаются условия, идентичные условиям, имеющим место в реальном запоминающем транзисторе, находящемся в записанном состоянии, которое характеризуется минимальной величиной напряжения лавинного пробоя (N.in чин Если на управляющие входы 15, 16 подаются напряжения высокого уровня, примерно равные величинам напряжения питания на щине 10, транзистор 8 выборки и второй ключевой гранзистор 9 переходят в открытое состояние, таким образом затвор ключевого транзистора 5 подключается к щине 6 нулевого потенциала через последовательно включенные транзисторы В и 9. При этом первый ключевой транзистор 5 закрыт и на затворе транзисторов I и 11 через транзистор 4 тока смещения передается напряжение записи с П1ИНЫ 2. Транзистор 11 открывается, и на стоковую область запо- минающего транзистора 12 передается напряжение, примерно равное разности напряжения записи на njnne 2 и порогового напряжения транзистора 1 1. В случае, когда данное напряжение превыщает величину на пряжения лавинного пробоя стокового перехода, происходит лавинный пробой и возникает снижение носителей в подложку, которая приводит к положительному смещению области подложки вблизи запоминающего транзистора 12, а следовательно и ба5 зы биполярного транзистора 13. В результате протекания тока в цепи транзистора 13, напряжение на затворе транзистора сдвига уровня 11 напряжения ограничивается на уровне, обеспечивающем передачу напряжения равного V .пп мим на сток тран0 зистора 12, а следовательно, и на общую числовую щину 3. Через транзистор 1 записи передается напряжение мин. Таким образом, в пределах длительности импульса записи его амплитуда остается неизменной,

5 так как напряжение на плавающе.м затворе запоминающего транзистора 12 в процессе программирования остается постоянным, а следовательно, отсутствует модуляция напряжения лавинного пробоя.

0В случае значите;|ьных токов утечки по

столбцу накопителя в режиме программи- ровапия, компенсация их влияния на амплитуду формируемых импульсов записи достигается следующим образом. Так утечки через ячейки памяти 19.1 19.п, равные току

5 утечки через ячейки памяти столбца накопителя, понижают величину напряжения на стоке запоминающего транзистора 12, что приводит к у.менынению тока инжекции в подложку запоминающего устройства, а следовательно, уменьшается и напряжение смещения на базе бипо;1ярного транзистора 13. В результате чего, напряжение на затворе транзистора сдвига уровня I 1 напряжения увеличивается, и на стоке запоминающего транзистора устанавливается на5 пряжение .-ш ми, а на выходе устройства - исток транзистора I записи, обеспечивается постоянная амплитуда импульса записи.

Для обеспечения максимальной компен- 0 сации влияния токов утечки ячейки памяти 19.1 -19.п конструктивно должны быть выполнены идентично столбцу накопителя ЗУ. Преимущество данного формирователя импульсов записи состоит в том, что повы- щается эффективность програм.мирования и 5 во все ячейки памяти накопителя записывается идентичный уровень записи, что исключает разброс электрических характеристик ЗУ в режиме считывания информации.

0

Формула изобретения

Формирователь импульсов записи по авт. св. № 1297114, отличающийся тем, что, с целью ювышения эффективности программирования за счет стабилизации амплитуды импульсов записи в формирователь импульсов записи введены токозадающий и опорный транзисторы, столбец ячеек памяти, состоящий из п-компенсируюших транзисторов, причем сток и затвор токозадающе- го транзистора подключены к Н1ине записи формирователя, а его исток соединен со

стоком опорного транзистора, затвор и сток опорного транзистора соединены с управляющим и плавающим затворами запоминающего транзистора, управляющие затворы п- компенсирующих транзисторов ячеек намяти объединены и подключены к щиие нулевого потенциала, формирователя, их стоки объединены и подключены к истоку транзистора сдвига уровня напряжения, исток опорного транзистора и истоки п-компенси- рующих транзисторов ячеек намяти подключены к щине нулевого нотенциала формирователя.