Умножитель частоты следования импульсов Советский патент 1987 года по МПК H03B19/00 

Изобретение относится к измерительной технике и может быть использовано для измерения фазовых характеристик сигналов.

Цепь изобретения - увеличение быстродействия.

На фиг.1 представлена функциональная схема умножителя частоты следования импульсов; на фиг,2 - временные диаграммы,поясняющие работу умножи- теля.

Умножитель частоты следования импульсов содержит формирователь 1 импульсов, элемент 2 задержки, реверсивный счетчик 3, цифровой сумматор 4, регистр 5 памяти, цифроаналоговый преобразователь 6, управляемый генератор 7,

Умножитель работает следующим образом,

На вход формирователя 1 поступает входной сигнал в виде периодической пос1ледовательности импульсов (фиг,2а По фронту входного сигнала формируются короткие импульсы (фиг,26),длительность которых меньше полупериода максимальной частоты сигнала на выходе управляемого генератора 7 (фиг,2г). Частота сигнала на выходе управляемого генератора 7 линейно за висит от уровня управляющего напряжения , полученного с выхода цифро- аналогового преобразователя 6, на разрядные входы которого подается двоичный код управляющего сигнала с выходов регистра 5, Короткие импульсы с выхода формирователя 1 поступают на вход записи регистра 5 и на вход элемента 2, где задерживаются н время переписи информации из цифрово го сумматора 4 в регистр 5, Вид сигнала на выходе элемента 2 показан на фиг.2в.

Импульсы с выхода элемента 2 поступают на вход предварительной за- писи реверсивного счетчика 3, на входы предварительной установки которого подан двоичный код числа К (К - коэффициент умножения умножителя частоты следования импульсов). Если от- ношение частоты сигнала на выходе управляемого генератора 7 к частоте входного сигнала равно К, то на вход обратного счета реверсивного счетчика 31 (к моменту прихода очередного

импульса на вход записи рег истра 5) поступит К импульсов и на первой группе входов цифрового сумматора А установится О, В этом случае двоичный код управляющего сигнала на выходе регистра 5 не изменяется. При изменении частоты входного сигнала двоичный код числа с выхо дов реверсивного счетчика 3, соответствующий количеству импульсов недосчета(в прямом двоичном коде) или пересчета (в дополнительном двоичном коде) до вели- чины коэффициента умножения К, поступает на первую группу входов цифрового сумматора 4, что приводит к изменению двоичного кода управляющего сигнала на выходе регистра 5 на величину рассогласования и к пропорциональному изменению частоты сигнала на выходе управляемого генератора 7,

Формула Изобретения

Умножитель частоты следования импульсов, содержащий реверсивный счетчик, последовательно соединенные цифроаналоговый преобразователь и управляемый генератор, выход которого соединен с входом обратного счета реверсивного счетчика, отличающийся тем, что, с целью увеличения быстродействия, введены последовательно соединенные цифровой сум- ,матор и регистр памяти, последовательно соединенные формирователь импульсов и элемент задержки, выход которого соединен с входом предварительной записи реверсивного счетчика, разрядные выходы реверсивного счетчика соединены с соответствующими входами первой группы входов цифрового сумматора, входы второй группы входов которого объединены с соответствующими разрядными входами цифроаналогового преобразователя и подключены к соответствующим разрядным выходам регистра памяти, вход записи которого Соединен с выходом формирователя импульсов, входы предварительной установки реверсивного счетчика являются входами установки коэффициента умножения, а вход формирователя импульсов является сигнальным входом умножителя частоты следования импульсов.

6 в

и

Лиитшшллллллшь

Фиг.2.

Изобретение относится к измерительной технике. Цель изобретения-- увеличение быстродействия. Устр-во содержит формирователь 1 импульсов. дхед эл-т задержки 2, реверсивный счетчик 3, цифровой сумматор 4, регистр 5 памяти. ЦАП 6 и управляемый г-р 7, Короткие импульсы .с выхода формирователя I поступают на вход записи регистра 5, на вход эл-та задержки 2, где задерживаются на время переписи информации из сумматора 4 в регистр.5, и на вход предварительной записи Н счетчика 3. Двоичный код управляющего сигнала с выходов регистра 5 подается на разрядные входы ЦАП 6. На выходе ЦАП 6 получают управляющее напряжение, от уровня которого линейно зависит частото сигнала на выходе г-ра 7. Цель достигается введением формирователя 1, зл-та задержки 2, сумматора 4 и р егистра 5, 2 ил. с S /) dtjiwd Ю СО оо 00 со