Многоканальный преобразователь напряжение-код Советский патент 1987 года по МПК H03M1/38 

Изобретение относится к вычислительной технике и может быть использовано в устройствах прецизионной коммутации и преобразования аналоговых сигналов, а также в системах сбора и обработки информации.

Целью изобретения является повышение быстродействия устройства,

На фиг.1 представлена функциональная схема устройства; на фиг.2 - диаграмма напряжений, поясняющая принцип работы предлагаемого устройства.

Устройство содержит регистр 1 поразрядного уравновешивания, цифроана- f5 вания записывается сигнал логической

логовый преобразователь (ЦАП) 2,коммутатор 3, компаратор 4, источники эталонных напряжений положительной 5 и отрицательной 6 полярностей, аналоговый переключатель 7, токоограни- чивающие элементы 8 и 9, выполненные на резисторах, сумматоры 10 и 11 по модулю два, мультиплексор 12.

Устройство работает следующим образом.

Входной коммутатор 3 подключает . напряжение датчика к неинвертирующему входу компаратора 4. На вход разрешения аналогового переключателя 7 управляющее напряжение с выхода регистра 1 поразрядного уравновешива- ния не поступает (такт контроля еще не наступил), т.е. аналоговый переключатель 7 находится в закрытом состоянии.

в начале (в первом такте Т) про-; изводится определение знака напряжения подключенного датчика (фиг.2). При этом на выходе старшего (первого)

20

25

II

Затем производится преобразование напряжения датчика в двоичный код.

В результате преобразования на выходах 1-п разрядов регистра 1 поразрядного уравновешивания формируется двоичный код входного напряжения.

После окончания преобразования производится контроль исправности входного коммутатора 3, т.е. выпол7, няется один такт контроля (Т) входного комумтатора. При этом на выходе контрольного разряда регистра 1 поразрядного уравновешивания устанавливается сигнал логической 1, который устанавливает аналоговый переключатель 7 в активное (проводящее) состояние, а. уровнем выходного напряжения старшего разряда регистра 1 поразрядного уравновешивания: подключается к неинвертирующему входу компаратора 4 в зависимости от разряда регистра 1 поразрядного уран- 40 состояния старшего разряда или, что

30

35

новешивания устанавливается напряжение ло ческой 1, поступающее на первый вход второго сумматора 10 по модулю два и на вход управления аналоговым переключателем 7. Так как при определении знака регистр 1 поразрядного уравновешивания находится в исходном состоянии (1 - на выходе знакового первого разряда, на остальных выходах - уровни О), то на второй вход второго сумматора ГО по модулю два подается уровень логического О, т.е. на первый вход первого сумматора 11 по модулю два подается уровень логической I. На инвертирующий вход компаратора 4 подается сигнал О с выхода ЦАП 2, на информационные входы которого

поданы -.уровни логического О от регистра 1 поразрядного уравновешивания через мультиплексор 12, При положительном напряжении датчика на выходе компаратора 4 формируется уровень логической 1 и с выхода первого сумматора 11 по модулю два в знаковый разряд регистра 1 поразрядного уравновешивания записывается логический О. В случае отрицательного напряжения датчика на выходе компаратора 4 формируется уровень логического О и в знаковый разряд регистра 1 поразрядного уравновешито же самое, в зависимости от зна-.ка напряжения датчика эталонное напряжение положительной или отрицательной полярности через резистор 8 или 9.

45 Значение знакового регистра 1 поразрядного уравновешивания подается также на первый вход второго сумматора 10 по модулю два, с выхода которого инвертированное значение разряда

50 поступает на знаковый вход ЦАП 2. Уровень логической 1, поступающий на вход управления мультиплексора 12, разрешает прохождение кода контроля N (( на информационные входы ЦАП 2,

55 При контроле исправности входного коммутатора 3 на входах компаратора 4 формируются следующие напряжения:

и

цАП

N,

и

ЭГ 9

где U - напряжение на инвертирующем

входе компаратора 4 ; и - напряжение источника эталон Jioro напряжения положительной или отрицательной полярности;

° контроля;

и - ,..1:У г1Влгч 1 (2) . R, + г, -н R,,p + г,„

где и - напряжение на неинвертирующем входе компаратора 4; и - напряжение датчика; г - сопротивление открытого

канала входного коммутатора

3;

.г - сопротивление открытого каКл

нала аналогового дерекпючателя 7; R. - внутреннее сопротивление

датчика; - сопротивление резистора

8 или 9.

Если после преобразования входног напряжения в код в старшем (знаковом разряде регистра 1 поразрядного уравновешивания записывается логический О, т.е. к неинвертирующему входу компаратора 4 приложено напряжение положительной полярйости, то в такте контроля к неинвертирующему входу компаратора 4 подключается часть эталонного напряжения отрицательной полярности, на выходе ЦДЛ 2 устанавливается напряжение отрицательной полярности, величина которого зависит от кода контроля N .

При положительном напряжении дат

чика Ua после определения знака в знаковый разряд регистра 1 поразрядного уравновешивания записывается логический О, а на первый вход первого сумматора 11 по модулю два в такте контроля входного коммутатора 3 подается уровень логической 1 При исправном канапе входного коммутатора 3 (нет обрыва)

и.

и

-,т

и, следовательно, U. Ll, т.е. на выходе компаратора 4 устанавливается напряжение логической 1, и в конт- рольный (п+1) разряд регистра 1 Поразрядного уравновешивания записывается логический О,

fO

15

0

30 35

40

,

0

5

При обрыве подключенного канала входного коммутатора 3, т.е. г , из вырс1жения (2) следует, что

и. -и,; и- ,.

Таким образом, U U и на выходе компаратора 4 формируется уровень логического О, на выходе первого сумматора 11 по модулю два формируется уровень логической 1, который записывается в контрольный разряд регистра I поразрядного уравновешивания, т.е. формируется сигнал неисправности канала входного коммутатора 3,

При отрицательном входном напряжении ( напряжении датчика) в знаковый разряд регистра 1 поразрядного уравновешивания записывается уровень логической 1 и в такте контроля на первый вход первого сумматора 11 по модулю два подается логический О.

В такте контроля к неинвертирукице- му входу компаратора 4 подключается эталонное напряжение положительной . полярности через резистор 8 и аналоговый переключатель 7.

При исправном канале коммутатора 3

и и,,;

и- N,U,.

т.е. и и, на выходе компаратора 4 - логический О, на выходе первого сумматора I1 по модулю два - логический О и в контрольный разряд регистра 1 поразрядного уравновешивания записывается логический О.

При неисправном канале входного коммутатора 3 г о и из выражения (2) следует, что

и. и,„

и. N,U,

следовательно,U-V U,, а в младший (контрольный) разряд.регистра 1 поразрядного уравновешивания записывается логическая 1, являющаяся сигналом неисправности входного коммутатора 3.

Технический эффект от использования предлагаемого изобретения за- ключ ается в повьш1ении быстродействия устройства путем сокращения времени контроля исправности канала входного

5129

коммутатора на один такт, а также за счет сокращения длительности такта контроля.

Длительность такта контроля может быть сокращена по сравнению с извест- ным устройством за счет сокращения времени установления (t ) напряжения на нейнвертиругацем входе компаратора 4 (U:,.) при обрыве канала коммутатора 3 (фиг.2).

При включении аналогового переключателя 7 происходит перезаряд емкости на выходе входного коммутатора 3 и напряжение и. . при этом изменяется в соответствии с формулой

и, U, - 1),

где ft - постоянная времени цепи перезаряда выходной ёмкости коммутатора 3, Переключение коммутатора 4 пронзоидет при 11+ и, где U.,

отсюда

2е - 1 -N и

Ь -Ьт:м:

(3)

Так как в известном устройств е

Уй

2

, - Г,(1 -|i).

т.е. N 1 - SH то из выражения (3) время установления в известном устройстве. t в « t (п+1) tn2.

Так как в большинстве случаев . может выполняться

N

(1 - IR),

то и t.. t

ЦЛР

Ф о рнула изобретения

Многоканальный преобразователь напряжение - код, содерж ащий регистр поразрядного уравновешивания, цифро- аналоговый преобразователь, коммута-, тор, компаратор, источники эталонных, напряжений положительной и отрицательной полярностей, аналоговый переключатель, выход которого объединен -50 с выходом коммутатора и подключен к неинвертирующему входу компаратора.

5 О

5

0

5

0

5

0

0

96

инвертирующий вход которого соединен с выходом цифроаналогового преобразователя, первый и второй аналоговые входы которого подключены соответственно к выходам источников эталонных напряжений положительной и отрицательной полярностей и к первым выводам первого и второго токоограничива- ющих элементов, выполненных на рези-j сторах, вторые вьГводы которых подключены соответственно к первому и второму информационным, входам аналогового переклю(чателя, информаци- онные входы коммутатора являются входными шинами, а управляющий вход - шиной управления, тактовый вход и . вход управления регистра поразрядного уравновешивания являются соответственно тактовой шиной и шиной Пуск, а выходы с первого по п разрядов являются информационными вы, ходными шинами, отличающий- с я тем, что, с 1(елью повьшения &|1стродействия, в него введены первый и второй сумматоры по модулю два и мультиплексор, информационные выходы которого соединены с одноименными информационными входами цифроаналогового преобразователя, знаковый вход которого объединен с первым входом первого сумматора по модулю два и подключен к выходу второго сумматора по модулю два, первый и второй входы которого соответственно объеди нены с входами управления и разрешения аналогового переключателя и подсоединены к первому и n+l-му выходам регистра поразрядного уравновешивания, п+1 выход которого подсоединен также к управляющему входу мультиплексора и является выходной шиной сигнала неисправности, выход компаратора соединен с вторым входом первого сумматора по модулю два, выход которого подключен к информационному входу регистра поразрядного уравновешивания, выходы с второго по п разрядов которого соединены соответственно с первыми информационными входами мультиплексора, вторые информационные входы которого являются шиной кода контроля устройства.

а + эт

%

TI

JVK(-M

U-m(li

2л

-IL

зт

ИспрабныИ конмут.

V.f/7i/ иг. поммут.

iynf

Составитель Ю.Спиридонов Редактор Л.Гратилло Техред М.Ходанич Корректор О.Луговая

899/60

Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

прототипа

(риг.2

Изобретение относится к вычислительной технике и может быть использовано в устройствах прецизионной коммутации и преобразования аналоговых сигналов, а также в системах сбора и обработки информации. В устройство, содержащее регистр 1 поразрядного уравновешивания, цифрраналого- вый преобразователь 2, коммутатор 3, компаратор 4, два источника эталонных положительной 5 и отрицательной 6 полярностей, два резистора 8 и 9, с целью повышения быстродействия введены два сумматора 10 и 11 по модулю два и мультиплексор 12, 2 ил. с & ел Со со 00 со