Устройство для преобразования параллельного кода в последовательный Советский патент 1987 года по МПК H03M7/00 

. Изобретение относится к автоматике и вычислительной технике и может найти применение в системах передачи данных по цифровым каналам для преобразования параллельного кода.в после- довательный.

Цель изобретения - повьшение помехоустойчивости устройства для преобразования параллельного кода в последовательный.

Цель достигается путем записи в маркере конца количества единиц, содержащихся в информационной части кодограммы.

На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг.2 - функциональная схема блока ввода; на фиг.З - пример функциональной схемы программно-логической матрицы.

Предлагаемое устройство преобразования кодов (фиг.1) содержит регистр 1 сдвига, блок 2 ввода, программно- логическую матрицу 3, счетчик 4 единиц, генератор 5 синхроимпульсов, одновибратор - формирователь 6 импульсов, элементы И 7 и 8, элемент И-НЕ 9, элементы И 10-14, элементы ИЛИ 15-17, выход 18 устройства.

Блок 2 ввода (фиг.2) .содержит ге- нератор 19 единицы, кнопку 20 пуска, группу кнопок 21 адреса.

Предлагаемое устройство содержит средства преобразова ния параллельного кода в последовательный код перемен- ной длины, средства формирования март кера начала, конца кодограммь и средства управления.

Средства преобразования кодов содержат регистр 1 сдвига и программнологическую матрицу 3.

Средства формирования маркера начала кодограммы содержат формирователь 6 и элемент И 11. Средства формирования маркера конца кодограммы содержат счетчик 4 единиц и элементы И 13 и 14.

Средства управления содержат регистр 1 сдвига, блок 2 ввода, про- г заммно-логическую матрицу 3, генератор 5 синхроимпульсов, элементы И 7, 8, 10 и 12, элемент И-НЕ 9,элементы ИЛИ 15-17.

Программно-логическая матрица 3

предназначена для преобразования параллельных кодов фиксированной длины в параллельные коды переменной длины.

5

j

0

5 0

0

5

0

5

0

5

Приме р. Пусть десять элементов информации (столбец 1 табл.1) с вероятностями поступления (пр оявле- ния), равными 0,3j 0,2; 0,15 и т.д. (столбец 3 табл.1), закодированы кодаки переменной длины (столбцы 4-9 табл.1). Минимальная длина кода для элементов 1 и 2, которые наиболее часто передаются, равна 2, а максимальная длина для элементов 7-10, которые редко передаются, равна 6. Следовательно, для нашего примера максимальная разрядность регистра 1 сдвига равна 7. В табл.2 приведены значения ра.зрядов (они показаны в скобках) , которые ограничивают длину переменного кода. По табл.2 можно записать логические выражения, описывающие функционирование программно- логической матрицы, и синтезировать ее.

Для рассматриваемого примера она имеет вид устройства, представленного на фиг.З. Необходимо отметить, что при передаче преобразованного таким образом кода в регистр 1 сдвига старший разряд кода за писывается в (п+1)-: ячейку регистра, следующий - в п-ю ячейку и т.д.

Рассмотрим работу предлагаемого устройства.

Перед началом работы набором кнопок 21 блока 2 ввода (фиг.2) набирается код, который преобразуется в программно-логической матрице 3 и поступает на информационные входы регистра 1 сдвига. После этого кн.опкой 20 пуска обеспечивается запуск устройства. При этом команда Пуск поступает на элемент И 11. При поступлении синхроимпу гьса с генератора 5 синхроимпульсов на вход элемента И 11 на его выходе формируется сигнал, который поступает на вход одновибрато- ра 6. Одновибратором 6 формируется маркер начала кодограммы длиной tr , которьй через элемент ИЛИ 16 поступит на выход 18 и закроет на время и элементы И 7 и 13. Команда Пуск, кроме того, поступает на уп авляюйще входы регистра 1 сдвига и обеспечивает запись преобразованного кода с выходов программно-логической матрицы в регистр 1 сдвига. В результате хотя бы в одном из п первых разрядов регистра 1 сдвига появится единица (единица в разряде ограничения длины кода). Это приведет к тому, что

на выходе элемента И-НЕ 9 сформируется единичньш сигнал, который поступит на входы элементов И 7, 8 и 13 и подготовит их к работе, а также закроет э пементы И. 10, 12 и 14 до тех пор, пока информационная часть кодограммы не будет считана с регистра 1

По окончанию действия маркера начала кодограммы oтkpoeтcя элемент И 7 и обеспечит прохождение синхроимпульсов на С-вход регистра 1 сдвига через элемент ИЛИ 15. При поступлении очередного синхроимпульса один элемент информации будет через открытый элемент И 8 и элемент ИЛИ 16 по- ступать на выход устройства. Данный процесс будет продолжаться до тех пор, пока не будет передана вся информационная часть кодограммы.

Также по окончанию действия маркера начала кодограммы откроется инверсный вход элемента И 13 и через него в счетчик 4 единиц будут записываться только единицы (п+1)-го выхода регистра 1 сдвига. Таким образом, в счетчик 4 единиц запишется количество единиц в кодограмме (исключая последнюю единицу ограничения длины кода) . Окончание данного процесса будет характеризоваться тем-, что в (1-п) разрядах регистра 1 сдвига останутся нули, а в (п+1)-м разряде - единица, характеризующая длину кодограммы. В результате на выходе элемента И-НЕ 9 сформируется нулевой сигнал, который блокирует прохождение информации че- ,рез элементы И 8 и 13, а синхроимпульсов через элемент И 7 на С-вход регистра 1 сдвига, подготавливает к работе элементы И 14 и 12. На выходе элемента И 12 в промежутке между тактовыми импульсами формируется единичный сигнал, который обнуляет регистр 1 сдвига. .

После обнуления регистра сдвига открывается элемент И 10, на инверсные входы которого поступают нули с элемента И 9 и (п+1)-го разряда регистра 1 сдвига, а на прямой вход со счетчика 4 единиц через элемент ИЛИ 17 - единичный-сигнал, в результате на выходе элемента И 10 сформируется единичный сигнал (маркер конца), который через элемент ИЛИ 16 поступает на выход 18 устройства.

Длительность маркера конца кодограммы будет определяться числом импульсов, записанных в реверсивный

счстч1 к 4. Это обусловлено тем, что единичный сигнал на выходе элемента ИЛИ 17 будет оставаться до тех пор, пока через элемент И 14 на вычитающий вход счетчика не поступит число тактовых импульсов, равное числу единиц в передаваемой кодограмме (числу, записанному в счетчике 4).

В предлагаемом устройстве повышение помехоустойчивости эффективного кода обеспечивается за счет введения в маркер конца кодограммы признака содержания единиц в коде, т.е. маркер конца формируется так, что он несет информацию о весе (oJ) информационной части кодограммы.

Формируемый с помощью цредлагаемо- го устройства помехоустойчивый эффективный код позволяет обнаруживать все нечетные ошибки, ибо всякое нечетное число ошибок переводит i из нечетного в четное число и наоборот. Кроме того будет обнаруживаться и часть четных ошибок. Например, если: на код G(x) 100000/oJ(x) 1 (5удет воздействовать помеха С 011000, то в результате ее воздействия G(y) G(x) ®С 111000 u3 (у) 3 будет обнаружен, ибо IJL) (у) и)(х), jJ(x) l, и)(у) 3. Не будут обнаруживаться TOJibKo те ошибки, которые изменяют код, но сохраняют вес кода.

Формула изобретения

Устройство для преобразования параллельного кода в последовательный, содержащее генератор синхроимпульсов, выход которого соединен с первыми входами первого и второго элементов И выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым управляющим входом регистра сдвига, инверсные выходы п разрядов которого соединены с соответствующими входами элемента И-НЕ, выход элемента И-НЕ соединен с вторым входом первого элемента И и первыми входами третьего и четвертого элементов И, выход третьего элемента И соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен с входом формирователя импульсов, выход которого соединен с третьим входом первого элемента И и вторым входом второго элемента ИЛИ, выход которого является выходом устройства, блок ввода, управляющий выход которого сое513024376

динен с вторым входом первого элемен- ходу генератора синхроимпульсов и та ИЛИ и вторым управляющим входом (п+1)-му выходу регистра сдвига,объе- регистра сдвига, информационные вы- диненные вторые входы пятого, шестоходы блока ввода соединены с входами программно-логической матрицы, выходы которой соединены с соответствующими (п+1) информационными входами регистра сдвига, (п+1)-и выход котого и седьмого элементов И подключены 5 к выходу элементов И-НЕ, третий вход

рого соединен с вторыми входами треседьмого элемента И подключен к выходу формирователя импульсов, выходы шестого и седьмого элементов И соединены с соответствующими информаци- тьего и четвертого элементов И, о т- JO онными входами счетчика единиц, вход личающееся тем, что, с це- обнуления которого объединен с вторым лью повьшения помехоустойчивости уст- входом второго элемента И и подключен ройства, в него введены счетчик единиц, третий элемент ИЛИ и пятый, шестой и седьмой элементы И, выход пято- 15 ствующими входами третьего элемента го элемента И соединен с входом обну- ШШ, выход которого соединен с ления регистра сдвига, объединенные, третьим вхЬдом четвертого элемен- первые входы пятого и шестого элемен- та И, выход которого соединен с тов И и первый вход седьмого элемен- третьим входом второго элемента та И подключены соответственно к вы- 20 ИЛИ.

Таблица 1

к управляющему выходу блока ввода, вькоды счетчика соединены с соответго и седьмого элементов И подключены 5 к выходу элементов И-НЕ, третий вход

седьмого элемента И подключен к выходу формирователя импульсов, выходы шестого и седьмого элементов И соединены с соответствующими информаци- онными входами счетчика единиц, вход обнуления которого объединен с вторы входом второго элемента И и подключе ствующими входами третьего элемента ШШ, выход которого соединен с третьим вхЬдом четвертого элемен- та И, выход которого соединен с третьим входом второго элемента ИЛИ.

к управляющему выходу блока ввода, вькоды счетчика соединены с соответ19

Фие.1

JCf

2Г

m

i- f/.2

2ln

Фиг. 2.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения цифровых устройств с каналами связи. Предлагаемое устройство обеспечивает преобразование параллельного кода постоянной длины в последовательный код переменной длины с учетом статистических свойств-каждого из преобразуемых кодов. Сформированная кодограмма содержит маркер начала и конца, кодограмм и информационную часть. При этом мар-, кер конца несет информацию о весе (числе единиц) информационной части кодограммы. Устройство содержит регистр сдвига, блок ввода, программно- логическую матрицу, счетчик единиц, генератор 5 синхроимпульсов, формирователь 6 импульсов, элементы И, элемент И-НЕ, элементы ИЛИ. 2 табл.,Зил. с & (Л СО о ю ; со