Преобразователь параллельного кода в последовательный Советский патент 1981 года по МПК G06F5/04 

1

Изобретение относится к автоматике 1Л вьг1ислительной технике и может найти применение в системах передачи Данных по цифровым каналам для преобразования параллельного кода в последовательный .

Известен преобразователь параллельного кода в последовательный, содержащий магнитострикционный звукопровод с передающими и приемной катушками, причем передагацие катушки, количество которых равно числу двоичных разрядов параллельного кода, соединены с формирователем входного сигнала преобразователя и каждая из них соединена с ключом. КОТОРЫЙ управляется сигналом параллельного кода 1.1.

Недостаток этого преобразователя состоит в тем, что он способен осуществлять преобразование кода только одного фиксированного формата (фиксированной длины кода).

Наиболее близким к предлагаемому по технической сущности и схемному решению является преобразователь параллельного кода в последовательный, содержащий регистр сдвига, дешифратор нуля, входы которого соединены с выходаики разрядов регистра сдвига, за исключением старшего, генератор импульсов, управляющий вход которого соединен с выходом дешифратора нуля, а выход генератора импульсов соединен со входом сдвига регистра сдвига,выход старшего разряда регистра сдвига является информаци- OHHbJvi выходом преобразователя 2.

Недостаток данного преобразователя состоит в невозможности преоб10разования чисел с различными форматами (различные числом разрядов). Цель изобретения - расширение функциональных возможностей, заключающихся в обеспечении возможности

15 преобразования кодов переменного .

Поставленная це.гь достигается тем, что в преобразователь параллельного кода в последовательный, содержащий

20 регистр сдвига, дешифратор нуля, входы которого соединены с выходами разрядов регистра сдвига, за исключением старшего, генератор импульсов управляющий вход которого соединен с

25 выходом дешифратора нуля, а выход генератора импульсов соединен со входом сдвига регистра сдвига, выход старшего разряда регистра сдвига является информационный выходом

30 преобразователя, введен коммутатор.

управляоощий вход которого соединен со входом запуска преобразователя и входом запуска генератора импульсов, выходы коммутатора соединены со входами разрядов регистра сдвига, информационные входы коммутатора являются входами выбора формата преобразователя.

На чертеже приведена функциональная схема предлагаемого преобразователя.

Схема преобразователя содержит генератор 1 импульсов, дешифратор 2 нуля, регистр 3 сдвига, входы 4 выбо ра формата, коммутатор 5, вход 6 запуска преобразователя, информационные входы 7, выход 8 преобразователя.

Коммутатор выполнен на логических элементах И и осуществляет функцию коммутации сигнала запуска с входа 6 на любой из выбранных входов регистра 3 сдвига. Количество выходов коммутатора должно соответствовать количеству переменных Форматов кодов, которые преобразовывает данное устройство. Например, если в преобразователе используется m разнвидностей, форматов СЛОВ , то коммутатор 5 должен содержать m выходов, т.е. каждому возможному формату кода соответствует один выход. Максимальное количество форматов равно п-1, где п - количество разрядов регистра 3 сдвига.

Соединение выходных шин коммутатора с°разрядами регистра 3 сдвига производится таким образом, что выход коммутатора 5, соответствующий данному формату преобразуемого кода, соединяется с таким- разрядом регистра 3 сдвига, который предшествует первому разряду преобразуемого кода. Например, если преобразуемый параллельный код содержит k разрядов, то соответствующий ему выход комм татора 5 подсоединен к k+1-му разряду регистра 3 сдвига (отсчет производится, начиная с п-го разряда).

Управление коммутатором 5 производится по входам выбора формата. Количество этих входов зависит от возможного количества форматов. НаприМер, если коммутатор управляется двоичным кодом, а количество форматов равно 16, то необходимое количество входов равно 4. Коммутатор может быт построен как обычный дешифратор, который стробируется сигналом запуска.

Преооразователь работает следующим образом.

Преобразуемый параллельный код вводится через вход 7 в разряды регистра 3 сдвига. Разряды преобразуемого кода и разряды регистра 3 сдвига совмещаются по п-му разряду. На вход 4 выбора формата подается код, соответствующий преобразования. Поступающий на вход 6 запуска импульс через выбранный вход коммутатора 5 записывает 1 в соответствующий разряд регистра 3 сдвига. При этом дешифратор 2 нуля снимает запрещающий потенциал с генератора 1 импульсов, так как содержимое (1т И -1 -ых разрядов регистра 3 сдвига уже не является нулевьвл. Одноаременно с входа 6 запуска поступает на генератор 1 импульс, который начинает продвижение кода, по регистру 3 сдвига. Сдвиг продолжается до тех пор, пока (17П-1)-ые разряды регистра 3 сдвига не обнулятся. Это произойдет тогда, когда весь записанный в регистр3 сдвига параллельный код не будет выдан с h-го разряда на выход 8. С дешифратора 2 нуля на генератор 1. импульсов подается запрещаквдий потенциал и генератор 1 прекращает продвижение кода по регисру 3 сдвига. Ввиду этого 1 характеризующая формат кода и сдвинутая в h-ый разряд, на выход не подается.

Так как преобразователь после выдачи последнего разряда, затормаживается и готов к преобразованию, он не требует специального сигнала динамического сброса. Первоначальный сброс преобразователя осуществляется обычньм путем.

Для решения преобразования параллельного кода в последовательный наиболее очевидным является добавление счетчика, производящего отсчет количества импульсов генератора импульсов. В этом случае увеличение формата преобразуемого кода п требует увеличения числа разрядов k внешнего счетного устройства. Так, для двоичного .счетного устоойства число разрядов должно быть не менееХ . При этом, если число необходимых форматов преобразования m U , то выигрыш в оборудовании при применении KOivMVTaTOpa наиболее существенен. Так, для преобразования трех различных форматов, максимальная длина одного из которых 256 разрядов, требуется счетное устройство, имеющее 8 разрядов. В то же время дл решения этой задачи с помощью предлагаемого преобразователя коммутатор может содержать всего три восьмивходовых элемента И. Кроме того,построение коммутатора на элементах И более выгодно, чем наличие триггеров в счетном устройстве, с точки зрения помехоустойчивости и надежности.

Формула изобретения

Преобразователь параллельного кода в последовательньШ, содержащий регистр сдвига, дешифратор нуля, входы

которого соединены с выходами разрядов регистра сдвига, за исключением старшего, генератор импульсов, управляющий вход которого соединен с выходом дешифратора нуля, а выход генератора импульсов соединен со входом сдвига регистра сдвига, аыход старшего разряда регистра сдвига является информационньм выходом преобразователя, отличающийсятем,что,с целью расширения функциональных возможностей, заключающихся в обеспечении возможности преоб1 азованйя кодов переменного формата, в него введен коммутатор, управляющий вход

которого соединен со входом запуска преобразователя и входом запуска генератора импульсов выходы ксялиутатора соединены со входами разрядов регистра сдвига, информационные входы кетлмутатора являются входами выбора формата преобразователя.

Источники информации7 принятые во внимание при экспертизе

1.Авторское свидетельство СССР 278216, кл. G 06 F 5/04, 1970.

2.Авторское свидетельство СССР

217712, кл. G 06 F 5/04,1968 (прототип) .

У V V V