Одноразрядный К-значный сумматор Советский патент 1987 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и может быть использовано в качестве базового узла больших интегральных схем, функционируТО

15

ющих в многозначной логике и выполня- первый пороговый детектор, причем емых по И Л-технологии.

Цель изобретения - расширение области применения одноразрядного К- значного сумматора за счет расширения числа суммируемых операндов до четырех .

На чертеже приведена принципиальная электрическая схема одноразрядного К-значного сумматора.

Одноразрядный К-значный сумматор содержит три группы 1-3 входов 4-7, объединенных по схеме токового суммирования, пороговые детекторы 8 и 9, токовые отражатели 10-17, шину 18 нулевого потенциала, выход 19.суммы и выход 20 переноса. На чертеже показаны также контрольные точки 21-38. Пороговые детекторы и токовые отражатели выполнены на п-р-п транзисторах с инжекционным питанием в цепь базы. Эмиттеры всех транзисторов соединены с шиной 18 нулевого потенциала. В базовые цепи элементов 8-17 инжектируются следующие токи: 2К - 0,5; К-0,5; ЗК-1; К-1; К; К; К; К; I; I единиц, где К - значность логики.

Одноразрядный сумматор для работает следующим образом.

вход первого порогового детектора соединен с первой группо й входов сумматора, объединенных по схеме токового суммирования, первый выход первого порогового детектора соединен с входом первого токового отражателя, выход которого соединен с выходом пе-г реноса сумматора, второй выход первого порогового детектора соединен с входом второго токового отражателя, выход которого соединен с входом третьего токового отражателя, вход четвертого токового отражателя соединен с второй группой входов сумматора,

20 объединенных по схеме токового суммирования, отличающийся тем, что, с целью расширения области применения за счет расширения числа суммируемых операндов до четырех, сумматор дополнительно содержит второй пороговьм детектор, пятый, шестой, седьмой и восьмой токовые отражатели, причем вход второго порогового детектора соединен с третьей

30 группой входов сумматора, объединенных по схеме токового суммирования, первьй и второй выходы второго порогового детектора соединены с входами

25

пятого и шестого токовых отрйжателей. На входах 4-7 аргументы принимают 35 выход пятого токового отражателя сое- все возможные значения из множества динен с входом седьмого токового от- ц -{0,1,2,3 и,следовательно, пос- ражателя, выход которого соединен с ле токового суммирования могут обра- выходом третьего токового отражателя зовывать вектор 0123456789101 Г. и подключен к входу четвертого токо- Тогда работу одноразрядного суммато- 40 вого отражателя, выход шестого токо- ра удобнее всего представить с помо- вого отражателя соединен с выходом щью таблицы.первого токового отражателя, выход

четвертого токового отражателя под. При этом считается, что для насы- ключен к входу восьмого токового от- щения транзистора необходимо 0,5 еди-45 ражателя, выход которого соединен с тока.выходом суммы сумматора.

Формула

2

изо

р е т е н и я

Одноразрядный К-значный сумматор, содержащий четыре токовых отражателя

первый пороговый детектор, причем

вход первого порогового детектора соединен с первой группо й входов сумматора, объединенных по схеме токового суммирования, первый выход первого порогового детектора соединен с входом первого токового отражателя, выход которого соединен с выходом пе-г реноса сумматора, второй выход первого порогового детектора соединен с входом второго токового отражателя, выход которого соединен с входом третьего токового отражателя, вход четвертого токового отражателя соединен с второй группой входов сумматора,

объединенных по схеме токового суммирования, отличающийся тем, что, с целью расширения области применения за счет расширения числа суммируемых операндов до четырех, сумматор дополнительно содержит второй пороговьм детектор, пятый, шестой, седьмой и восьмой токовые отражатели, причем вход второго порогового детектора соединен с третьей

группой входов сумматора, объединенных по схеме токового суммирования, первьй и второй выходы второго порогового детектора соединены с входами

Продолжение таблицы

Изобретение относится к вычислительной технике и может быть использовано в качестве базового узла больших интегральных схем, функционирующих в многозначной логике и выполненных по технологии. Целью изобретения является расширение области применения одноразрядного К-значного сумматора за счет расширения числа суммируемых операндов до четырех. Одноразрядный сумматор содержит три группы 1, 2, 3 входов по четыре входа в каждой, объединенных по схеме токового суммирования, два пороговых детектора 8, 9 и восемь токовых отражателей 10-17, каждый из которых выполнен на одном п-р-п-транзисторе с инжекционным питанием. Для достижения поставленной цели сумматор по сравнению с известным объектом дополнительно содержит второй пороговый детектор и четыре токовых отражателя, а .также новые связи. 1.йп., 1 табл. 13 i (Л СА: сл О) Oi