Устройство для суммирования Советский патент 1981 года по МПК G06F7/49 

154) УСТРОЙеТЮ ДЛЯ СУММИРОВАНИЯ Изобретение относится к вычисли тельной технике и может быть использовано при построении арифметических устройств ЦВМ. Известен комбинационный суьмцтор, реализукмций в каждом разряде операци суммирования двух одноразряд№1х чисел, представлениях в позиционной системе счисления и выполненный на логических элементах П. Недостатком таисого сумматора явля ется возможность возникновения при .суммировании многоразрядны чисел пе реноса через все разряды сумматора, что ограничивает его быстродействие. Наиболее близким по технической сущности к предлагаемому является уст ройство для суммирования, кажд разряд которого содержит сумматор пр модулю г (г - основание системы счисления) , входы которого подключены ко входам соответствукщих разрядов one- рандов устройства 2 . Недостатком такого устройства яв- . ляется также недостаточное быстродействие за счет распространения переноса от младоих разрядов к старшим. Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается тем, что в устройстве для суммирования, содержащем в каждом разряде сумматор по модулю г (г - основание системы счисления), входы которого соединены со входами соответствующих разрядов устройства, кажда|й разряд устройства содержит блок форьшрования ,пёpвый, второй и третий входы которого соединены со входами разрядов операяг дов устройства, предшествующих данному, и выходом сумматора по г а выход является выходом данного разряда устройства. Блок форгшрования cytwa содержит узел фop a poвaиия переноса и сумматор по модулю к (к значность представления информации, причем входы узла формирования переноса соединены с первым и вторым входами блока, входы сумматора по модулю соединены с третьим входом блока и выходом узла формирования переноса, а выход является выходом блока. . Блок формирования переноса содержит табличный дешифратор и шифратор, причем входы табличного дешифратора соединены со входами блока, а выходы - со входами шифратора, выход которого является выходом блока. Суть изобретения состоит в том, что суммирование в данном устройстве производится при представлении суммируемых чисел кодами в позиционной избыточной ()-системе счислаге1Я. Специфика представления и переработки информации в избыточной системе счисле гия (ИСС) определяется тем, что в них используется не один модул как в традиционной позиционной системе счисления, а два модуля: основание системы счисления (г, г 2) и значность представления информации (k, k г +U. Особенность выполнения в ИСС собс венно операции одноразрядного суммирования состоит в том, что в отличие от позиционной системы счисления, где операция одноразрядного суммирования выполняется за один такт, в ИСС эта операция выполняется в два такта, в течение первого такта вычис ляется некоторое промежуточное знаи по чение- суммы слагаемых а ; modrU 1,...,п; п разрядность суммируемых операндов ; окончательно значение суммы вычисляется во втором такте. Здесь в качестве операндов используются значения слагаемых а b;f,H значение промежуточной суммы п mod г, полученной в первом такте. Та ким образом, операция суммирования в избыточных (г, k)системах счисления, выйолнлется в р.езультате реализации следующей системы соотношений 1-й такт + b-i fjidlfchll+S I 1-й такт L г J - предыдущий и данный р ряды слагаемых а и Ь; Q , , цифра соответствующих разрядов; промежуточная сумма п mod г i окончательное значение суммы; (J) - идентификатор операции суммирования по mod г; /-« -V - идентификатор операции суммирования по modk; t - идентификатор округления t до ближайшего ,меньшего целого значения . Пример I. Позиционная систесчисления, г 10. Выполним операцию суммирования над лами А 885, В 739. Первое слагаемое - 885 Второе слагаемое 1 такт. Длина сквозного переноса в данном чае составляет 3 разряда. Пример 2. Избыточная (4,10)тема счисления. Выполним операцию суммирования над лами А 18645, В 9937 Первое слагаемое данного разряда Второе слагаемое данного разряда Промежуточная сумма по modг Первое слагаемое предьщущего разрядаВторое слагаемое предыдущего разрядаР-езультат суммы Длина сквозного переноса не препает 1 разряд, т.е. сквозной перездесь действительно не возникает. Проверка. 18645 1 4 + 8-43+ 6 4 +4 4 5 885. 9937 9 -4 + 9- 4 + 3-4 + 7 739 А + В 885 + 739 1624 . 60 .4 + 4-42+ 6-4 + О 1624. Па фиг. 1 представлена структурная ма устройства для суммирования, где ок формирования суммы выполнен в е совокупности узла формирования еноса и сумматора по модулю 1( J фиг. 2 - схема блока формирования мы в виде совокупности табличного ифратора и шифратора. Каждый разряд устройства содержит матор 1 по модулю 2 и блок 2 формиания суммы. Блок.2 формирования мы может быть выполнен в виде соупности узла 3 формироваш я переса и сумматора 4 по модулю k . Блок 2 (юрмировлния суммы может быть также выполнен и виде табличного дешифратора 5 и шифратора 6. На вход 7 каждого i-ro разряда устройства поступает разряд а операнда ,.-..а На вход 8 каждого i-ro разряда устройства поступает разряд b операнда b Ьь,.. .Ьл . Эти разряды операндов суммируются соответствующим сумматором I по модулю 2 и результат поступает на вход 9 соответствующего блока 2, на входы 10. 11 которого по ступают разряды а. и Ь- операндов Эхb, Узел 3 формирования переноса формирует значениер-т которое суммируется со значешемз- сумматором 4 по модулю ( . Результат зтого чение Si,которое поступает на выход 1 i-ro разряда устройства. В случае выполнения блока 2 в вид совокупности табличного дешифратора и шифратора 6 он функционирует следу щим образом: дешифратор 5 для каждого набора переменных S, а- «Ь-- поступающих по входам 9-11 формирует сигнал (, а-, Ц . , Вся совокупность 1( сигналов (, а ,) (по скольку 5v является У-значнои, а-. , -l-t к-значными), поступая на входы шифратора 6, формирует (-значиое значение 5 , которое поступает на вы:ход 12. Эффект от использования данного устройства определяется увеличением быст родействия за счет отсутствия в кем распространения переноса и тем вьш1е, чем больше разрядность суммируемых чисел. Формула изобретения 1. Устройство для суммирования, содержащее в каждом разряде сумматор 836 по модулю г (г - основание системы счисления, входы которого соединены со входами соответствующих разрядов устройства, отличающееся тем, что, с целью повьш1ения быстродействия, каждый разряд устройства содержит блок формирования суммы, первый, второй и третий входы которого соединены со входами разрядов орерандов устройства, предшествующих данному, и выходом сумматора пО модулю г,.а выход является выходом данного разряда устройства. 2.Устройство по п. 1, отличающееся тем, что блок формирования суммы содержит узел формирования переноса и сумматор по модулю k (j -значность представления информации), причем входы узла формирования переноса соединены с первым и вторым входами блока, входы сумматора по модулю 1с соединены с т зетьим входом блока и выходом узла формирования переноса, а вьпсод является выходом блока. 3.Устройство поп.1,отлич ающ е е ся тем, что.блок формирования суммы содержит табличный дешифратор и шифратор, причем входы табличного дешифратора соединены со входами блока, а выходы - со входами шифратора,выход которого является вй- ходом блока. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 645156, кл. Q06F 7/50, 1977. 2.Самофалов К.Г. и др. Цифровые многозначные элементы и структуры. Киев, Вища школа, 1974, с. I20-I26J, рис. 66 (прототип).

10

12