Сумматор Советский патент 1986 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и может быть исполь зовано в устройствах обработки цифр вой информации, вьшолненных в виде интегральных схем на основе И Л-тех нологии. Целью изобретения яйляется расши рение области применения за счет ув личения числа входов сумматора до семи. На чертеже представлена принципи альная схема сумматора. Сумматор содержит пороговые детекторы 1-5, токовые отражатели 6-8, группы входов 9, выход 10 су мы, первый выход I1 переноса и второй выход 12 переноса. Кроме того, на чертеже показаны также точки 13-20 подключения выходов источни ка инжектирующего тока со значениями тока в 4,6,7,5,1 и 4 единицы соо ветственно и контрольные точки 21 35, Пороговые детекторы и токовые отражатели построены на п-р-п-транзисторах с инжекционным питанием в цепь базы. Предлагаемый сумматор ос ществляет суммирование семи однораз рядных двухуровневых операндов и фо мирование цифры суммы и двух разрядов переноса. При построении многоразрядного сумматора на базе данного выход 11 сумматора каждого i-ro разряда подключается к входу сумматора (i+l)-ro разряда, а вькод 12 - к входу (i+2)-ro разряда, Сумматор работает следующим образом. На входы 9 подаются двузначные сигналы аргументов, которые поступа ют на входы четных пороговых детекторов. Причем семь двузначных входов приводят к возникновению на каж дой группе входов 9 набора значений токовой суммы: 0 1 23 4 5 67 .

24 Таз I 26 1 27 Т 28

.-.--.U. р.....J-..1..-.Д.«--. Для иллюстрации работы схемы s таблице приводятся Значения сигналов на входах 9, в контрольных точках схемы и выходах схемы сумматора. Формула изобретения Сумматор, содержащий три пороговых детектора и два токовых отражателя, причем входы пороговых детекторов соединены соответственно с первой, второй и третьей группами входов сумматора, первый выход первого порогового детектора соединен с входом первого токового отражателя, выход которого соединен с первым выходом переноса сумматора, второй выход первого порогового детектора соединен с входом второго порогового детектора, выход которого соединен с выходом третьего порогового детектора и подключен к входу второго токового отражателя, выход которого подключен к выходу суммы сумматора, отличающийся тем, что, с целью расширения области применения за счет увеличения числа входов сумматора до семи, он дополнительно содержит четвертый и пятый пороговые детекторы, а также третий токовый отражатель, причем вход четвертого порогового детектора соединен с четвертой группой входов сумматора, выход четвертого порогового детектора соединен с входом пятого порогового детектора, первый выход которого подключен к второму выходу переноса сумматора, а второй выход соединен с входом третьего токового отражателя, первый выход которого соединен с входом первого порогового детектора, второй выход - с входом второго порогового детектора, а третий выход - с входом третьего порогового детектора. И ffi: , / 1

Изобретение относится к области вычислительной техники, предназначено для суммирования семи одноразрядных операндов.. Сумматор обладает более широкой областью применения благодаря увеличению типа входов операндов. Положительный зффект достигается введением в сумматор, содержащий три пороговых детектора и два токовых отражателя, двух порог.овых детекторов и одного токового отражателя. Каждый токовый отражатель, пороговый детектор реализованы на одном п-р-п-транзисторе с иижекгщон§ ным питанием. 1 табл. 1 ил. (Л