Интегрирующий аналого-цифровой преобразователь Советский патент 1987 года по МПК H03M1/52 

11

Изобретение относится к измерительной технике, в частности к аналого-цифровым преобразователям (АЦП) предназначенным для преобразования напряжения в цифровой код в системах цифровой обработки информации, регистратора переходных процессов и т.п

Цель изобретения - уменьшение времени преобразования.

На фиг. 1 представлена схема пред лягаемого устройства-, на фиг. 2 - временные диаграммы, поясняющие работу схемы.

Устройство содержит источники 1 и 2, опорного напряжения, ключи 3 и 4, компаратор 5, генератор 6 счетных импульсов, элемент 2И-ИЛИ 7, интегратор 8, компаратор 9, блок 10 управления, элементы ИЛИ 11 и 12, счетчик 13,

Устройство работает следующим образом.

В исходном состоянии ключи 3 и 4 разомкнуты, в счетчики результата во всех разрядах занесены нули. Длительность первого такта интегрирования Т1. Во время первого такта замыкается ключ 3 и одновременно при помощи компаратора 5 происходит сравнение исследуемого напряжения U с выходным напряжением источника 2. Величина выходного напряжения источника 2 равна половине шкалы АЦП.Компаратор формирует сигнал в случае, если величина входного напряжения превышает U, (фиг, 2 а, б)..Наличие на первом выходе компаратора сигнала позволяет прохождение через элемент 2И-ИЛИ 7 счетных импульсов от генератора 6. Далее эти счетные импульсы через элемент ИЛИ 11 поступают на вход счетчика 13, Одновременно по сигналу, формируемому на втором выходе компаратора 5 и проходящему через элемент ИЖ 12, замыкается ключ 4, Таким образом,на интервале t,,-t происходит одновременно заряд интегратора через ключ 3 и разряд через ключ 4, В момент t,j компаратор 5 возвращается в исходное состояние, ключ 4 размыкается, поступление счетных импульсов на вход счетчика прекращается, В оставшееся время перйого такта ключ 3 остается замкнутым, заряд интегратора производится только от напряжения Ux, К концу первого такта ин

I u +A-sin(Cot+tf) dt +

144572

тегрирования напряжение на выходе интегратора принимает значение

„

8Ь1Х RC

5 Y °

+ .sin(Gзt+q)-ЦoЛ dt +

t-фТ

+ и +А-sinCut+tp) dtV

г i,J

u,+A-sin(cot+4 )l dt 10

RC

1-Ц RC °

(4-t,),

i5 где A-sin(wt+t| ) - сигнал помехи,

В течение интервала , на вход счетчика 13 поступает N, импульсов:

20

N, f,. (, )

где f - частота импульсов генератора счетных импульсов. Второй тако: интегрирования начинается в момент времени t, когда по

5 команде от блока управления ключ 3 размыкается, а ключ 4 замыкается. Заканчивается второй такт интегрирования в момент времени t, когда по команде от блока, управления раз30 мыкаются все ключи. Длительность второго такта интегрирования

Ьз

-г Л Х

о

j Ux+A-sin(ut + t)ldt-Uon (, )

и

on

40

Результат N, занесенный в счетчик результата, состоит из двух просуммированных частей: N, (результат первого такта интегрирования) и N (результат второго такта интегрирования) :

45

i

N, f, (

,+A. sin(cot+q)-U (4-ti

N f ---

2. I

U.

0 в случае равенства емкостей счетчика 13 результата и счетчика блока управления

N N,+N2 f,(, ) +

ii

+ f

j U;,4-A.sin(ut+4) dt

-on

:-f,(t,-t,)

и

t) A-sin(cot+4 )dt

и„

f,

Если период сигнала помехи f sin((0t+if) равен t j - t, то

3

j A-sin(ot + t| ), т.е. подавление

io

помех в предлагаемом устройстве остается таким же, как и в традиционных АЦП двухтактного интегрирования.

Общее время преобразования сокращается за счет того, что часть результата N определяется уже во время первого такта интегрирования.Благодаря этому максимальная длительность второго такта уменьшается в два раза.

Для исключения погрешности за счет несинхронности вьщеления интервала t,j,ti| применяется стробирование компаратора 5 по третьему входу выходными импульсами генератора 6.Для нормального функционирования емкость счетчика 13 выбирается равной емкости счетчика блока уггравления, а импульсы на выходах генератора 6 счетных импульсов смещены на половину периода их следования.

Формула изобретения

Интегрирующий аналого-цифровой преобразователь, содержащий первый ключ, информационньй вход которого является входной шиной, а выход под

144574

ключен к первому входу интегратора, второй вход которого через второй ключ соединен с выходом источника опорного напряжения, а выход через 2 компаратор подключен к первому входу блока управления, второй вход которого соединен с первым выходом генератора счетных импульсов, а первый выход подключен к управляющему входу

10 первого ключа, отличающий- с я тем что, с целью уменьшения времени преобразования, в него введены элементы 2И-ИЛИ, ИЛИ, счетчик результата , дополнительные источник опор15 ного напряжения и компаратор, первый вход которого соединен с выходом дополнительного источника опорного напряжения, второй вход являе ся входной шиной, третий вход объединен с

20 первым входом элемента 2И-РШИ и подключен к второму выходу генератора счетных импульсов, первый выход соединен с вторым входом элемента 2И-ИЛИ второй выход - с первым входом перво25 го элемента ИЛИ, второй вход которого подключен к второму выходу блока управления, а выход подключен к управляющему входу второго ключа, третий выход блока управления подключен

30 к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом элемента 2И-ИЛИ, а выход подключен к входу счетчика результата, а третий вход элемента 2И-ИЛИ объе35 динен с управляюш;им входом первого ключа.

Щ ист- родства

а

Вы)(одтм- щатора 5

Ш заряда umesfaim- ра

6

Ьшод ин- тегралюра

Вход счетчика резуль тата

(()

Изобретение относится к измерительной технике, в частности к аналоговым преобразователям, предназначенным для преобразования напряжения в цифровой код в системах цифровой обработки информации, регистраторах переходных процессов и т.п.Цель изобретения - уменьшение времени преобразования. Для зтого в интегрирующий аналого-цифровой преобразователь,содержащий источник 1 опорного напряжения, первый 3 и второй 4 ключи, компаратор 9, генератор 6 счетных импульсов, интегратор 8, блок управления 10, счетчик результата 13, введены элементы 2И-ИЛИ 7, ИЛИ 11 и 12, компаратор 5 и источник 2 опорного напряжения. Это позволило совместить процесс интегрирования преобразуемого сигнала и компенсирующего опорного противоположной полярности на первом интервале интегрирования. 2 ил. S (Л 00 4 4;; сд Фиг.1