Система передачи и приема цифровых сигналов Советский патент 1987 года по МПК H03M13/51 

стороне демодулятор 9,, регистр 10 сдвига, генератор 11 эталонного кода, коррелятор 12, синхронизатор 13 и декодер 14, состоящий из блоков обнаружения ошибок (BOO) 15, 6 и 17, блок отбраковки 18 ошибочных слов и блок эл-тов И 19. При подаче входной информации в виде К-разрядного двоичного кода КБ 2, выполненный в виде кодера Хемминга, вводит избыточ- ные символы, позволяющие в К-разряд1

Изобретение относится к электросвязи и может использоваться при передаче данных с защитой от ошибок.

Цель изобретения - повышение достоверности приема цифровых сигналов путем обнаружения семикратных ошибок.

На фиг. 1 представлена структурная схема системы передачи и приема - цифровых сигналов; на фиг. 2-5 - структурные электрические схемы первого, второго и третьего блоков обнаружения ошибочных слов и блока отбраковки ошибочных слов соответственно. Система передачи и приема цифровых сигналов содержит на передающей стороне кодирующей блок 1, дополнительный кодируюшда блок 2, генератор 3 эталонного кода, блок 4 сумматоров по модулю два, регистр 5 сдвига, модулятор 6, блок 7 считывания, синхронизатор 8, на приемной стороне - демодулятор 9, регистр 10 сдвига, генератор 11 эталонного кода, коррелятор 12, синхронизатор 13, декодер 14 Декодер 14 содержит первый, второй и третий блоки обнаружения ошибок 15- 17, блок 18 отбраковки ошибочных слов, блок 19 элементов И.

Первый блок I5 обнаружения ошибочных слов- содержит дешифраторы 20 и блок 21 элементов ИЛИ.

Дешифраторы .20 содержат блоки сумматоров 22 по модулю два.

Блок сумматоров 22 по модулю два содержат сумматоры 23 по модулю два первой ступени суммирования, сумматоры 24 по модулю два второй ступени суммирования и сумматор 25 по модулю два третьей ступени суммирования.

ном слове обнаружить двухкратную ошику, и на выходе выдает N-разрядный код в параллельной форме. Введение в систему КБ 2 и выполнение декодера 14 позволяют обнаруживать все семикратные ошибки и большинство восььш- кратных ошибок. Система .по п. 2 ф-лы отличается выполнением ROO 15, 16 и

17,Даны ил. примеров выполнения БОО 15, 16 и 17 и блока отбраковки

18.1 3.п. ф-лы, 5 ил.

Блок 21 элементов ИЛИ содержит элементы ИЛИ 26.

Второй блок 16 обнаружения ошибочных слов содержит дешифраторы 27, элемент ИЛИ 28 и сумматор 29 по модулю два.

Дешифраторы 27 содержат блоки 30 суммирования и сумматор 31 по модулю два.

Третий блок 17 обнаружения ошибочных слов содержит дешифраторы 32, элемент ИЛИ 33 и сумматор 34 по модулю два.

Дешифраторы 32 содержат сумматоры 35 по модулю два.

Блок 18 отбраковки ошибочных слов содержит элемент ИЛИ 36, первый и второй элементы И 37 и 38 и элемент НЕ 39.

Система передачи и приема цифровых сигналов работает следующим об- .. разом.

На информационные входы дополнительного кодирующего блока 2 (фиг. l) подается k-разрядный двоичный код (входная информация)-. Дополнительный кодирующий блок 2 (выполненный, например, в виде кодера Хемминга) вводит избыточные символы, позволяю- щие в k-разрядном слове обнаружить двухкратную ошибку. Дополнительный кодируюшдй блок 2 вьщает W-разрядный код в параллельной форме (величина N п k + (n-k), где (n-k) - число

добавочных символов) .

В кодирующем блоке 1 производятся следуюш51е операции.

Каждое п-разрядное слово проверяется на четность и формируется сим3.13

вол четности. .0t- где a;j - инJ., J

формационные символы. Осуществляется накопление m слов и формирование символов четности при суммировании по модулю два одноименных символов каждого из m слов:

Iij У; .

В результате образуется сложное слово, состоящее из. (т+1) слов, состоящих каждое из (п+1) символов. Сложное слово состоит из (n+l)(m+l) символов. Из этого числа символы «t;, (ij и у (их число равно (m+n+l) М) подаются на вторые входы блока 4 сумматоров, на первые входы которого поступает М-разрядньп 1 эталонный код (например, М-последовательность) из генератора 3 эталонного кода. При этом выходными символами блока 4 сумматоров являются

С, oi, + Ъ,;

С,., 2+

Сш.1 + „j

- m+n РП m+n i

-m + n-i- I) 1 mt n+1

Эти M символов C (r 1,2,..., m+n+1) вводятся в регистр 5, Кроме того, в регистр 5 из кодирующего блока 1 поступает (n-k) m символов. Таким образом, в регистре 5 записывается т- k + (n-k) m + M (т+Г)(п+1) символов.

Считывание информации из регистра 5 производится сигналами блока 7 считывания, управляемого синхросигналами синхронизатора 8. Двоичные сигналы в последовательной форме через модулятор 6, в котором может осуществляться амплитудная, частотная или. фазовая манипуляция, поступают в ли- ниш связи.

На приемной стороне демодулятор 9 формирует последовательность двоичных видеосигналов, которые вводятся в ре44634

гистр 10. Выходы (разрядов) регистра 10 в соответствии с порядком следования символов сложного (тп+1 ) (п+1 )-разрядного слова соединяются с входами

5 первого, второго и третьего блбков 15, 16 и 17 обнаружения. Во второй блок 16 обнаружения вводятся те посылки, которые участвуют в формировании на передающей стороне символов

fO

of, т.е. здесь определяются суммы:

ъ; ©:

j @ С; (1 1,2,...,т)..

J5

В третьем блоке 17 обнаружения определяются суммы:

la- + С (j 1,2,...,п); 1 J

т+ л-vi

Г

о V

+®i:c;.

Эти посылки вводятся в коррелятор 12, на первые входы которого из генератора 1I эталонного кода поступает М-разрядный эталонный код. В корреляторе 12 определяется функция взаимной корреляции кодового сигнала (эталонного кода) и восстановленного эталонного кода Ъ, , Ъ ,... , Ъ + ц., Основной пик этой функции служит для фазирования генератора, входящ.его в состав синхронизатора 13.

Во втором и третьем блоках 16 и 1 7 обнаружения каждый символ ,

и Ъ

1Г14-П + 1

преобразуется в символы:

oi,. Ъ + Ъ

1

PL; + i

У ъ,

+ ъ,

При этом посылки oi. формируются во втором блоке 16 обнаружения. Там же формируется сигнал ошибки, равный 1, если хотя бы один сигнал о:; равен 1. Посылки и у формируется в третьем блоке 17 обнаружения..Там же формируется сигнал ошибки, равный 1, если хотя бы один сигнал /3j или у равен 1.

В первом блоке 15 обнаружения в соответствии с алгоритмом декодирования вырабатьшаются синдромы R, (по числу строк матрицы размером п х п). Если хотя бы в одном синдроме R содержится 1, то вырабатывается сигнал ошибки 1.

Сигналы О (отсутствие ошибки) и 1 (наличие ошибки) первого, второ513

го и третьего блоков 15-17 обнаружения вводятся в блок 18 отбраковки (фиг. 5), который осуществляет отбраковку ошибочных слов размером (m+l) (n+l). Управляющий сигнал с второго выхода блока 18 отбраковки поступает в блок 19 элементов И. На входы каждого элемент И блока 19 элементов И число которых равно , подаются из регистра 10 информационные посылки, из синхронизатора 13 - синхроимпульсы, а из блока 18 отбраковки - сигналы наличия или отсутствия ошибок, При отсутствии ошибки при совпадении управляющего сигнала блока 18 отбраковки и синхроимпульса производится считывание k- jn-разрядного кода на выход системы передачи и приема цифровых сигналов J после чего регистр 10 переводится в состояние О.

. Первьш блок обнаружения (фиг. 2) состоит (применительно к коду Хеммин- га (15, 1) и m 4) из четырех дешифраторов 20, каждый из которых сначала вычисляет синдром R , затем производится проверка наличия символов 1 в синдромах. Эту функцию выполняет блок 21 элементов ИЛИ. Каждый дешифратор 20 содержит по четыре блока сумматоров 22,, в которых определяются символы, образующие синдром

Второй блок 16 обнаружения (фиг. З) для m 4 содержит четыре дешифратора 27, в которых определяются коэффициенты oi, , а затем производится проверка этих коэффициентов и формирование сигнала ошибки.

Третий блок 17 обнаружения (фиг. 4) для п 15 содержит 16 дешифраторов 32, каждый из которых состоит из четырех сумматоров 35, элемента ИЛИ 33 и сумматора 34, на выходе которого появляется сигнал 1, если произошла ошибка по столбцам матрицы .

Предлагаемая система передачи и приема цифровых сигналов позволяет обнаруживать все 7-кратные и большинство 8-кратных ошибок за исключением ошибок 8-й кратности при искажении в двух словах (в строках матрицы), в которых искажены по четыре одноименных символа.

Формула изобретения

1. Система передачи и приема цифровых сигналов, содержащая на переда5

4636

ющей стороне, последовательно соединенные генератор эталонного кода, блок сумматоров по модулю два, регистр сдвига и модулятор, последовательно

соединенные синхронизатор и блок считывания, а также кодирующий блок, тактовый вход которого объединен с входом генератора эталонного ко- , да и подключен к выходу синхронизатора, а выход блока считывания подсоединен .к тактовому входу модулятора, на приемной стороне - последовательно соединенные коррелятор, синхронизатор и генератор эта5 лонного кода, последовательно соединенные демодулятор и регистр сдвига, а также декодер, информационные входы которого V подключены к соответствующим выходам регистра сдвига, объеди0 ненные тактовые входы, регистра сдвига, демодулятора и декодера подключены к, выходу синхронизатора, первые и вторые входы коррелятора подключены соответственно к выходам генератора э.талонного кода и синхронизирующим выходам декодера, причем информационные выходы декодера являются информационными выходами системы, а выход модулятора и вход.демодулятора являются соответственно канальньп и выходом и входом системы, отличающаяся тем, что, с целью повышения достоверности приема цифровых сигналов путем обнаружения семикрат5 ных ошибок, на передающей стороне введен дополнительный кодируюш;ий блок, при этом тактовый вход дополнительного кодирующего блока подключен к выходу синхронизатора, выходы дополнительного кодирующего блока подсоединены к соответствуюшзим вто- рьЕЧ входам регистра сдвига и входам кодирующего блока, выходы которого подсоединены к соответствующим рым входам блока сумматоров по модулю два, причем информационные входы дополнительного кодирующего блока объединены с соответствующими третьими входами регистра сдвига и являются входами системы, на приемной стороне декодер содержит последовательно соединенные первьй блок обнаружения ошибок, блок отбраковки ошибочных слов и блок элементов И, а

ее

также второй и третий блоки обнаружения ошибок, первые выходы которых подсоединены соответственно к второму и третьему входам блока отбраковки

0

5

0

7 . 13

ошибочных слов, второй и третий входы блока элементов И подключены к соответствующим входам первого блока обнаружения ошибок, причем входы первого, второго и третьего блоков обнаружения ошибок .являются информационными входами декодера, объединенные тактовьп вход блока отбраковки ошибочных слов и четвертый вход блока элементов И являются тактовым входом декодера, выходы блока элементов И и вторбй выхрд блока отбраковки ошибочных слов являются соответственно информационными выходами и выходом сигнала ошибки декодера, а вторые выходы второго и третьего обнаружителей ошибок являются синхрони- зируюш51ми выходами декодера, при этом выход сигнала ошибки декодера является управляющим выходом системы

2. Система по п. 1, отли- ч, а ю щ а я с я тем, что первый

3 . . 8

блок обнаружения ошибок выполнен в виде m дешифраторов, выходы которых подключены к соответствуюш 1М входам блока элементов ИЛИ, причем к аждый из m дешифраторов состоит из n-k блоков сумматоров по модулю два первой ступени суммирования, выходы каждьп г двух n-k блоков сумматоров по модулю два первой ступени суммирования подсоединены к входам соот- йетствуюших сумматоров по модудао два второй ступени суммирования, а выходы сумматоров по модулю два второй ступени суммирования подключены к

соответствующим входам сумматора по модулю два третьей ступени су 1миро- вания, вьгсод которого является выходом дешифратора, при этом входы m дешифраторов и выход блока элементов

ИЛИ являются соответственно входами и выходом первого блока обнаружения ошибок.

Изобретение относится к электросвязи и может использоваться при передаче данных с защитой от ошибок. Цель изобретения - повьшение достоверности приема цифровых сигналов путем обнаружения семикратных ошибок. Система содержит на передающей стороне кодирующие блоки (КБ) 1 и 2, генератор 3 эталонного кода, блок сумматоров 4 по модулю два, регистр 5 сдвига, модулятор 6, блок считывания 7 и синхронизатор 8, а на приемной (Л 4 05 СО Выкод

28

Фыв.г

27

ifJue.S

фиг. 4

Редактор М. Дылын

Pw.5

Составитель В. Орлов

Техред М.Ходанич Корректоре. Лыжова

Заказ 2220/56 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4