Аналого-цифровой сумматор Советский патент 1987 года по МПК G06G7/14 

113

Изобретение относится к вычислительной технике, в частности к гибридной вычислительной технике, и может быть использовано для построения специализированных вычислительных устройств для решения алгебраических и дифференциальных уравнений и многих других применений.

Целью изобретения является повышение точности и разрешающей способности сумматора.

На чертеже приведена схема (п+1)- разрядного аналого-цифрового сумматора.

Сумматор содержит цифровой- п-раз- ряднмй комбинационный сумматор 1, аналоговый сумматор 2, аналоговый сумматор 2, аналоговый инвертор 3, первый компаратор 4, RS-триггер 5, второй компаратор 6, первый ключ 7, второй ключ 8, третий ключ 9, первую шину 10 эталонного напряжения, соответствующего цифровой единице, вторую шину 11 эталонного напряжения соответствующего единице аналогового переноса, третью шину 12 эталонного напряжения, соответствующего инвертированной цифровой единице, входы 13 и выходы 1Д.

Выход переноса старшего разряда цифрового п-разрядного комбинационного сумматора 1 подключен к управляющему вхЬду первого ключа 7, выход которого соединен с первым входом аналогового сумматора 2 с четырьмя входами. Выход аналогового сумматора 2 через аналоговый инвертор 3 подключен к первому входу компаратора 4, второй вход которого соединен с шиной 10 эталонного напряжения цифровой единицы. Выход упомянутого компаратора 4 соединен с S установочным входом триггера 5, выход которого подключен к управляющему входу второго ключа 8 и к управляющему вхрду третьего ключа 9. Вход третьего ключа 9 соединен с шиной 12 эталонного инвертированного напряжения цифровой единицы, а выход - с вторым входом аналогового сумматора 2. Выход второго ключа 8 соединен с шиной младшего разряда цифрового п-разрядного комбинационного сумматора I. Выход аналогового сумматора 2 подключен к первому входу компаратора 6, второй вход которого соединен с шиной нулевого потенциала, а выход - с R входом RS- триггера 5. Информационный вход первого ключа 7 соединен с шиной 11 эта62

лонного напряжения единицы аналогового переноса, а информационный вход второго ключа 8 - с шиной 10 эталонного напряжения, соответствующего

цифровой единице. Третий и четвертый входы 13 аналогового сумматора 2 вместе с пе 5выми и вторыми входами 13 п разрядов цифрового п-разрядного комбинационного сумматора 1 являются

двумя (п+1)-разрядными входами 13 устройства, а выход 14 аналогового инвертора 3 вместе с выходами 14п разрядов цифрового п-разрядного комбинационного сумматора 1 является выходом (п+1)-го разряда сумматора. Рассмотрим работу сумматора на примерах суммирования чисел при , т.е. когда устройство содержит три цифровых одноразрядных сумматора

для суммирования целых частей и один аналоговый разряд для суммирования дробных частей чисел.

В двоичной системе счисления любое число может быть представлено

последовательностью двоичных цифр

.,...v:,oto,ui, , (1)

где OL ; либо О, либо 1, а запятая отделяет целую часть числа от дробной.

Эта запись соответствует сумме степеней числа 2, взятых с указанными в ней коэффициентами

п m - о

0.2 -ьЫ„.,2 +...+,,2 ci,2

+о6.,2 +...

Для имеем ,2

(2)

,2 +oi,2 +ot,2 2 . (3)

В этом выражении представлены три старших разряда числа для задания его целой части и младший разряд для задания его дробной части. Как видно из (3), в дробной части числа могут быть заданы только ноль либо

единица с весом 0,5.

В предлагаемом сумматоре младший разряд является аналоговым, принцип работы которого основан на суммировании токов. Информация на его входах

может задаваться в виде любого уровня напряжения в диапазоне от нуля до одного вольта.

Выражение (3) для данного сумма- тора может быть представлено в виде

,2Чы„2%./ , (4)

где г - основание системы счисления (не обязательно двоичной);

3

я,о, PI - чнсе.ч г-й системы

счисления (для принимает любое значение из ряда символов 0,1,2,,..,9). Таким образом, если в единичные уровни в цифровом сумматоре 1 задаются напряжением 1 В,, то в аналоговом разряде, например, при (в десятичной системе счисления) входная информация (дробная часть чисел может быть задана любым уровнем напряжения из ряда разрешенных уровней: 0,0 В, 0,1 В,...0,9 В.

Работу предлагаемого сумматора рассмотрим в предположении, что его аналоговый младший разряд работает с десятичной системе счисления.

Пример 1. Пусть необходимо найти сумму У чисел х,1,6 и х,8 т.е,

,6+1,,4.

(5)

Работа сумматора начинается с момента подачи на щину 10 эталонного напряжения, соответствующего цифровой единице, - В (при двоичной системе счисления в цифровом сумматоре 1); на шину 12 эталонного напряжения, соответствующего инвертированной цифровой единице, - Ь 1 В; на шину 11 эталонного напряжения, соответствующего единице аналогового переноса и 0,1 В (т.е. аналоговый разряд является дробными в десятичной системе счисления перенос в этот разряд имеет вес младшей единицы этого же разряда и задается уровнем в 0,1 В). I

Двоичные коды целых частей слагаемых X , и х (0,01 и 001 соответственно) суммируются в трехразрядном цифровом сумматоре 1, а дробные части слагаемых х, и х, задаются на третьем и четвертом входах 13 аналогового сумматора 2 в виде напряжений, соответственно равных +0,6 В и +0,8 В и суммируются в аналоговом разряде.

Напряжение на выходе аналогового сумматора 2 L „ „должно меняться от

2 ВЫХ

нулевого уровня до уровня -(0,6+0,8) -1,4 В, а напряжение на выходе инвертора 3 и,- соответственно от ну5 рЫ I

левого уровня до уровня +1,4 В. Однако когда напряжение U, g, достигает уровня 1 В, срабатывает компаратор 4 и по S входу устанавливает RS-триггер 5 в единичное состояние. Единичный сигнал с выхода RS-триггера 5 откры64

влет второй ключ 8, и на рход ишны переноса младшего разряда Tpt-xpas- рядного цифрового сумматора 1 от шины 10 эталонного напряжения, соответствующего цифровой единице, подается единичны уровень. Единичный сигнал с выхода RS-триггера 5 одновременно открывает третий ключ 9, и на второй вход аналогового сумматора 2 от шины

12 эталонного напряжения, соответствующего инвертированной цифровой единице, подается напряжение, равное по уровню -1 В. Следовательно, на выходе аналогового сумматора 2 устанавливается напряжение U,. -(0,6 + 0,8 Вр(ж

-1,0) ,4 В, а на выходе аналогового инвертора 3 - напряжение U

вЫ1(

+0,4 В.

На выходах 14 трехразрядного циф0

рового сумматора 1 устанавливается

с учетом переноса из аналогового разряда код

001 - целая часть 1-го числа, 001 - целая часть 2-го числа, 5 001 - перенос из младшего разряда

011 - целая часть суммы.

Таким образом, целая часть полученной суммы чисел х , и х ,j равна (011)2

Q 3|,рр а дробная часть этих же чисел, полученная на выходе 14 аналогового разряда, равна (0,4), . Окончательно имеем правильный результат ,6+1,8 3,4.

Пример 2. Сумматоры с круго вым (циклическим) переносом предназначены для суммирования чисел, заданных в прямых и обратных кодах: положительным числам соответствует прямой код, отрицательным - обратный. Старший разряд является знаковым, причем О знакового разряда соответствует положительному числу, а I - отрицательному.

В соответствии с общим правилом

5 нахождения обратного кода отрицательного числа, для отрицательных десятичных чисел, например дпя ,6 и ,8, обратные равны соответственно (2,),3, (ч обр

0 где символ 9 (по аналогии с двоичным символом 1) в знаковом разряде свидетельствует, что данный код отрицательньй.

5 ПримерЗ. Пусть необходимо получить сумму У чисел х,-1,6 и ,8, ,6-1,,4. Обратные двоичные коды целых частей чисел х, и х- равны соответственно (110), и

110),j, где третий старший разряд является знаковым. Обратные десятичные коды дробных частей чисел х и Хр равны соответственно 9,3 и 9.1, где второй разряд является знаковым В рассматриваемом сумматоре знак чила находится в старшем разряде цифрового трехразрядного сумматора 1. Этот знак в равной мере относится как к целой части, числа, так и к его дробной части. Поэтому дробная часть чисел х, и х задается в виде напряжений соответственно 0,3 В и 0,1 В без знакового разряда.

Итак, при задании исходной ин- формации в цифровом трехразрядном сумматоре 1 на линии кругового (циклического) переноса появляется единичный сигнал, поступающий на управляющий вход первого ключа 7. Первый ключ 7 открывается, и от шины 11 эталонного -напряжения, соответствующей единице аналогового переноса, на первый вход аналогового сумматора 2 поступает эталонное напряжение единиць аналогового переноса U,, равное и 0,1 В (младшая единица дробной части десятичного числа). В результате выходное напряжение аналогового сумматора с четырьмя входами 2 и„ становится равным

6bt

- Выходное напряжение аналогового инвертора 3 и, следовательно, напряжение на выходной шине 14 аналогового разряда становятся равными

и +(0,1+0,3+0,1)+0,5 В. Звых

На выходных шинах 14 цифрового трех- разрядного сумматора 1 устанавливаются коды:

110 - целая часть 1-го числа, + 110 - целая часть 2-го числа,

000 - перенос младших разрядов

1100 - целая часть суммы

- единица круговот о

(циклического) переноса в младший разряд 50 устройства.

Таким образом, целая часть полученной суммы чисел х, и х равна (100)2 -3,0 , а дробная часть этих же чисел равна +0,5. Преобразуем дробную часть

ВНИИПИ Заказ 2365/52

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

5 0 5 О

5

5

0

из обратного кода в прямой со знаком. Обратный код дробной части со знаком равен 9.5. Отсюда прямой код равен -(9.9-9,5)-0,4.

Окончательно имеем правильный результат

,+x, ,6-1 ,,,4.

Формула изобретения

Аналого-цифровой сумматор, содержащий цифровой п-разрядный комбинационный сумматор, два входа и выход которого являются соответственно цифровыми информационными входами и цифровым выходом сумматора, отличающийся тем, что, с целью повьщ1ения точности и разрешающей способности, он содержит последовательно включенные аналоговые сумматор и инвертор, RS-триггер, первый и второй компараторы и первый, второй и третий ключи, информационные входь которых подключены соответственно к первой, второй и третьей шинам эталонных напряжений, выходы первого, второго и третьего ключей подключены соответственно к первому входу аналогового сумматора, к шине переноса младшего разряда цифрового п-разряд- ного комбинационного сумматора и к второму входу аналогового сумматора, третий и четвертый входы которого являются дополнительными аналоговыми информационными входами аналого- цифрового сумматора, управляющий вход первого ключа соединен с шиной переноса старшего разряда цифрового п- разрядного комбинационного сумматора, а управляющие входы второго и третьего ключей подключены к выходу RS-триггера, установочные входы которого соединены с выходами соответственно первого и второго компараторов, входы первого компаратора подключены соответственно к информационному входу первого ключа и к выходу инвертора, а входы второго компаратора - соответственно к выходу аналогового сумматора и к шине нулевого потенциала, выход инвертора является дополнительным аналоговым выходом аналого-цифрового сумматора.

Тираж 672

Подписное

Изобретение относится к гибридной вычислительной технике и может быть использовано при построении специализированных вычислительных устройств, ориентированных на решение систем алгебраических дифференциальных и разностных уравнений. Целью изобретения является повышение точности и разрешающей способности сумматора. Аналого-цифровой сумматор содержит цифровой п-разрядный комбинационный сумматор 1, аналоговый инвертор 3, первый компаратор 4, RS- триггер 5, второй компаратор 6, первый 7, второй 8 и третий 9 ключи, первую, вторую и третью шины эталонных напряжений 10, 11 и 12, входы 13 и выходы 14. Достижение цели обеспечивается благодаря введению в цифровой комбинационный- сумматор дополнительного аналогового разряда, содержащего аналоговый сумматор с четырьмя входами, аналоговый инвертор, схему сравнения RS-триггер, два компаратора, первый, второй и третий ключи, а также новым связям между перечисленными элементами. 1 ил. (О (Л п :о 05 о о 05