Устройство для отладки программ Советский патент 1987 года по МПК G06F11/28 

113

Изобретение относится к вычислительной технике и может быть использовано при отладке nporpaf-ш как микропроцессорной так и мультипроцес- сорной систем в реальном масштабе времени, и является усовершенствованием изобретения по авт.ев,№ 1223236,

Целью изобретения является повышение быстродействия при отладке программ,

На чертеже представлена структурная схема устройства.

Устройство содержит первый ре-- гистр J дешифратор 2 третий регистр 3 g первую схему 4 сравнения, группу элементов И 5, первый элемент ИЛИ 6в второй элемент И 7, первый элемент И 8,.второй регистр 9, вторую схему 10 сравнения формирователь 11 короткого импульса, первый элемент 12 задержки, третий элемент И 13, второй элемент 14 задержки, мультиплексор 15} триггер 16, второй элемент ИЛИ 17, первую группу 18 информационньк выходов устройства; группу 19 информационных входов устройства, третийg и первый управляющие входы устройства 20f 21 и 22 соответственно, вторую группу 23 информационных выходов устройства, тактовый вход 24 устройства, адресный вход 25 устройства, вход 26 задаи:ия адреса устройства выход 27 синхронизации устрой- ства вход 28 начальной установки;, второй и первый управляющие выходы устройства 29 и 30 соответственно,

,Цля отладки программ к устройству подсоединяют мини-ЭВМ (микро-ЭВМ) и отлаживаемую микропроцессорную систему .

Адресную шину мини-ЭВМ подсоединяют к адресному входу 25 устройств.,, при-чем старшие р азряды поступают на первую схему 4 сравнения, а м.пзд шие - на дешифратор 2., шину данньпс МИКИ-ЭВМ подсоединяют к второй группе 23 информационных выходов устройства, которая является двунаправленной , линию СХЗ (синхроимпульс задат- чшса) М1-ШИ-ЭЕМ - к тактовому входу 54 устройства 5 линию СХИ (синхрО1-&1 пульс источника) м ши-ЭBM к выходу 27 синхронизации устройства.

Адресную шину отлаживаемой системы подсоединяют к группе 19 информационных входов устройстваS Ешну данных отлаживаемой системы - к первой группе 18 информационны} ; выходов уст42

ройства которая является двунаправленной; ЛИНИН1 СИЛ 1 (синхроимпульс активного устройства),, исходяшзто от процессора отлаживаемой системы, подсоединяют к второму управляющему входу 21 устройcTBaj линию СИП i (о шхрош ипульс пассивного устройства) f поступающую от внешних относительно процессора устройств отлаживаемой системы, подсоединяют к первому управляющему входу 22 устройства; линию 4т/ЗП (чтение/запись) отлаживаемой системы - к третьему управляющему входу 20 устройства; яинию СНА 2, поступающую к внепшим

относительно процессора отлаживаемой системы устройствам, подсоединяют к второму управляющему выходу 29 устройства; лин:ию СИП 2, исходящую от

внешней относительно процессора отлаживаемой системы, подсоединяют к первому управляющему выходу 30 устройства ,

На вход 26 адреса подают код, яв

л.яаощиися адресом устройства для отладки программ 3 адресном пространстве мини-ЭВМ,

Начальную установку устройства для отладки программ производят по- дачей сигнала на вход 28 начальной установки устрайствае

Работа устройства осуществляется ел едующим о 6 р а зом„

Код, поступающий на адресный вход 25 устройства., может быть шести типов ,

В соответствии с описанной ниже {работой устройства отладки программ,, сбозначим каждый из кодов символами:

а5 б.

д и е i

При поступлении кода типа Нуждается первый выход дешифратора

25 при б второй,; при в - третий и т,д„ Каждый код сопровождается тактовьки сигналамиf поступающими на тактовый вход 24 устройства. Тактовый сигнал на тактовом входе 24

устройства держится до тех пор пока не будет сформирован сигнал на входе 2:7 синхронизации устройства. Таким образом длительность тактового сигнала j соответственно и сигналов на любом выходе дешифратора 2,.определяется временем задержки второго элемента 14 задержки5 т.е. временем формирования сигнала на выходе 27 синх-- ронизации устройства.

При коде а возбуткдается первый выход дешифратора 2, сигнал с которого поступает на стробирующий вход первого регистра 1 и записывает в последний информацию с группы 23 ин- е формационных выходов устройства, которую выдает мини-ЭВМ; одновременно сигнал поступает на вход формирователя П, с выхода которого импульс поступает на установочный вход триг- 10 гера 16, с выхода которого сигнал открывает группу элементов И 5, в результате чего на группу информацион- ньк выходов 18 устройства подается информация с выходов регистра 1; од- 15 новременно сигнал с первого выхода дешифратора 2 через элемент ИЛИ 6 поступает на элемент 12 задержки, с выхода которого задержанный сигнал через элемент ИЛИ 17 поступает на уп-20 равляющий выход 30 устройства, где формируется сигнал СИП 2; одновременно сигнал с элемента 12 задержки поступает на вход триггера 16, выход которого сбрасывается по заднему фрон- 25 ту этого сигнала.

При поступлении кода типа б возбуждается второй выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, в результате 30 чего последний коммутирует на группу 23 информационных выходов устройства информацию с группы 19 информационных входов устройства.

При поступлении кода типа в воз-35 буждается третий выход дешифратора 2, сигнал с которого поступает на вход мультиплексора 15, в результате чего мультиплексор 15 коммутирует на группу 23 информационных выходов уст- Ю ройства информацию с третьей группы своих входов, т.е. сигналы с управ- пяющих входов 22, 21 и 20 устройства и сигнал с выхода схемы 10 сравнения .45

При поступлении кода типа г возбуждается четвертый выход дешифратора 2, сигнал с которого поступает на ход мультиплексора 15, который в 50 результате этого коммутирует на групу 23 информационных выходов устройтва информацию с группы 18 информаионных выходов устройства. Одновреенно сигнал с четвертого выхода де- 55 ифратора 2 поступает через элемент Ж 6 на вход элемента 12 задержки, выхода которого задержанный сигнал ерез элемент ИЛИ 17 поступает на управляющий выход 30 устройства. Сигнал с выхода элемента -12 задержки nocvynaeT также на вход триггера 16 и подтверждает его сброшенное состояние.

При поступлении кода типа д возбуждается пятый вьпсод дешифратора 2, сигнал с которого поступает на стро- биругаций вход регистра 9 и записывает в последний информацию (адрес останова отлаживаемой программы) с группы 23 информационных выходов устройства, которую выдает мини-ЭВМ,

При поступлении кода типа е возбуждается шестой выход дешифратора 2, сигнал с которого поступает на вход регистра 3, в результате чего в последний записывается информация с группы 23 информа ционных выходов устройства, которую выдает мини-ЭВМ.

Таким образом мини-ЭВМ при подаче на устройство для отладки программ кода а производит запись на шину данных отлаживаемой системы необходимой информации (команда или данные) и формирует сигнал СИП 2.

При подаче кодов б и в мини-ЭВМ считьюает соответственно шину адреса и шину управления (сигналы СИЛ 1, СИП 1, 4Т/ЗП) отлаживаемой системы.

При подаче кода г мини-ЭВМ счи- тьшает шину данных отлаживаемой системы .

При подаче кода д мини-ЭВМ производит задание адреса останова отлаживаемой программы.

При подаче кода е мини-ЭВМ производит задание режима работы устройства для отладки программ и отлаживаемой системы в зависимости от информации, записьшаемой в третий регистр 3,

Если на выходах регистра 3 записаны логические нули, которые запрещают работу элементам И 13, 7, то рабо та устройства для отладки программ осуществляется только с процессом отлаживаемой системы (сигнал СИА 2 не формируется, а сигнал СИП 2 формируется только при поступлении кодов а и г). Внешние относительно процессора устройства и память отлаживаемой системы в этом режиме могут быть смодулированы в мини-ЭВМ,

Если на выходах регистра 3 записаны логические единицы, которые раз

решают работу элементам И 13, 7„ то из сигнала СИЛ 1 формируется сигнал СИЛ 2, а из сигнала СИП 1 - сигнал СИП 1, т.е. отлаживаемая система работает в реальном времени и остано- с вится по достижении точки останова, когда текущий адрес отлаживаемой программы сравнится с заданным адресом в регистре 9, В последнем случае сигнал с выхода схемы 10 сравнения fO запретит работу элемента И 7, сигнал СИА 2 сформирован не будет и работа отлаживаемой системы остановится. Запуск работы осуществляется записью в регистр 9 нового адреса останова. )5 Мини-ЭВМ определяет момент останова подачей кода в и считьюанием и анализом состояния выхода схемы 10 сравнения,

, Если на первом выходе регистра 3 20 записан логический нуль, а на втором выходе - логическая единица, реализуется режим работы с замедлением времени всей отлаживаемой системы, при котором мини-ЭВМ может контроли- 25 ровать и вьшодить на дисплей состояние шин адреса управления и данных отлаживаемой системы. При- этом сигнал СИП 2 формируется при чтении шины данных (при подаче- кода г) , 30

Комбинированием подачр кодов а, б, в, г, д. е Ч а также заанием режимов работы устройству для отладки программ реализуются различные отладочные функции, например конт- з роль очередного адреса, команды, операнда, контроль и изменение внутренних регистров процессора, контроль содержимого реальной памяти, состояния внешних относительно процессора 40 отлаживаемой системы устройств, за.- уск программ с Л19бого адреса, задание нескольких адресов и условий останова в режиме замедления времени,, задание адреса останова при работе в 45 режиме реального времени и т.д.

При отладке мультипроцессорной системы используют несколько устройств

Редактор А.Маковская

Составитель С.Бакапе ц Техред М.Моргентал

Заказ 3409

Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

для отладки программ. Их количество определяется количеством процессоров в мультипроцессорной системе. При этом все устройства для отладки программ к мини-ЭВМ подключаются па- р зллельно, но каждому устройству присваивается свой адрес в адресном пространстве; мини-ЭВМ

Формула изобретения

Устройство для отладки программ по авт. св. К 1223236, о т л ич а ю - щ е е с я тем, что, с целью повьш1е- ния быстродействия при отладке программ, в него введены два регистра, схема сравнения, элемент ИЛИ, элемент И, элемент задержки, причем выход мультиплексора соединен с инфор- м;1ционными входами второго и третьего регистров, управлякяцие входы которых соединены соответственно с пятьм и шестым вьпсодами дешифратора, выход второго регистра и информационный вход устройства через вторую схему сравнения соединены с первым входом второго элемента И и третьим информационным входом мультиплексора, четвертый управляющий вход которого соединен с входом синхроимпульса пассивного устройства и первым входом третьего элемента И, выходы которого и второго элемента задержки через Второй элемент ИЛИ соединены с выходом синхроимпульса пассивного устройства, вход устройства которого сое- Д;анен с пятым управляющим входом мультиплексора и вторым входом второго элемента И, выход которого соединен с выходом синхроимпульса активного устройства, вход чтения-записи которого соединен с шестым управляю- щ:™ входом мультиплексора, вход начальной установки устройства соединен с. установочным входом третьего регистра, первый и второй выходы которого соединены соответственно с третьим входом второго элемента И и вторым входом третьего элемента И,

Корректор И.Муска

Изобретение относится к области вычислительной техники и может быть использовано при отладке программ ЭВМ, Целью изобретения является повышение быстродействия при отладке программ. Устройство содержит ,реги- стры 1,3,8, мультиплексор 15, схемы 4,10 сравнения, триггер 16, дешифратор 2, элементы ИЛИ 6,17, элементы И 7,8,13, элементы 2,14 задержки, формирователь 11 короткого импульса, группу элементов И 5. Устройство обеспечивает формирование сигналов синхроимпульсов источника, активного устройства, пассивного устройства, чтение/запись за счет использования команд шести типов, 1 ил. 1Ч