Устройство для передачи дискретных сообщений Советский патент 1987 года по МПК H04L17/02 H04L17/16 

113

Изобретение относится к электросвязи и может быть использовано в каналах связи с межсимвольной интерференцией и случайно меняющимися параметрами и является усовершенствованием изобретения по основному авт. св. № 1.239880.

Цель изобретения - повьшение помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала.

На фиг.1 изображена структурная электрическая схема предложенного устройства; на фиг.2 - временная диаграмма.

Устройство для передачи дискретных сообщений содержит на передающей стороне кодер 1, первый блок 2 памяти, умножитель 3, второй блок 4 памяти, вычислитель 5 дискретного преобразования Фурье, третий блок 6 памяти, цифроаналоговьй преобразовател 7, а на приемной стороне - аналого- цифровой преобразователь 8, временной селектор 9, вычислитель 10 обратного дискретного преобразования Фурье, регистр 11, умножитель 12, формирователь 13 разрешенного сигнала, дополнительный регистр 14, первый блок 15 деления, вычислитель 16 дискретного преобразования Фурье, квадратор 17, первый, второй и третий сумматоры 18, 19 и 20, дополнительный умножитель 21, второй блок 22 деления, вычислитель 23 обратных дискретных преобразований Фурье, третий блок 24 деления.

Устройство работает следующим образом.

На тактовый вход (не показан) кодера 1 поступают тактовые импульсы, следующие с частотой F передачи информации. Те же тактовые импульсы по ступают также на тактовый вход (не показан) цифроаналогового преобразователя 7, на тактовые входы записи (не показаны) первого блока 2 памяти и на тактовые входы считывания (не показаны) третьего блока 6 памяти. Кроме того, тактовые импульсы, следующие с частотой Fg- F/N передачи блока информации (N длина, блока), поступают на тактовые входы (не показаны) умножителя 3, второго блока 4 памяти, вычислителя 5 дискретного преобразования Фурье, на тактовые входы считывания (не показаны) первого блока 2 памяти и тактовые входы

72

записи (не показаны) третьего блока 6 памяти.

На фиг.2 а показана последовательность тактовых импульсов, следующих

с частотой F (числа в скобках указывают номера тактовых импульсов). На фиг.2 б показана последовательность тактовых импульсов, следующих с частотой Fg- (числа в скобках указывают

номера обрабатываемых блоков информации) .

Дискретные сообщения, поступающие на вход кодера 1 (амштитудно-фазовой модуляции), преобразуются в нем в

последовательность цифровых сигналов Э€; | , 1 О, N - 1 . С выхода кодера 1 эта последовательность поступает на вход первого блока 2 памяти. Запись в первый блок 2 памяти происходит с частотой F передачи информа- ции. На фиг.2 в показаны временные интервалы, соответствующие обработке информации в кодере 1 и записи информации в первый блок 2 памяти

(числа в с кобках на фиг.2 в г и д указывают номера обрабатываемых блоков информации) . На вь1ходе первого блока-2 памяти формируется блок длины N, поступающий с частотой F на

вход умножителя 3, в котором производится предискажение путем умножения компонент сигнала Зб.; , i О, N - 1 на коэффициенты предыскажения С. поступающий с выхода умножителя 3

предыскаженный сигнал х; эе;С , i 0, N - 1 записывается во второй блок 4 памяти.

Запись и считывание информации во втором блоке 4 памяти происходит с

частотой Fg. На выходе второго блока 4 памяти формируется блок Z;, i 0, М - 1 цифровых сигналов:

О

О

Ч- {

i-,.

i 1,N

i

i P, M - 1

N + 1, P - 1

где P M/2.

Здесь и далее символ ( ) означает 55 комплексное сопряжение. Последовательность Z;, i О, М - 1 компонент сигнала поступает на вход вычислителя 5 дискоетного преобразования Фурье,

на выходе которого формируется последовательность

М-1

И Z,e

J,nn

m О, М - 1

Тактовая частота работы вычислите-- /о ля 5 дискретного преобразования Фурье равна Fg. Последовательность Z,m 0, M - 1 с частотой F поступает на вход третьего блока 6 памяти, на

(3)

i о, М - 1 .

Временные интервалы, соответствующие обработке информации в аналого-цифвыходе которого формируется блок Т; , ff ровом преобразователе 8, временном i О, М + L(, - 1 (где LO - дпина импульсного отклика канала) путем дополнения блока Z, m О, М - 1 своими последними L компонентами:

Т;

-u + t.

2.;-L,

i О, L - 1 i L,M+L -1.

20

селекторе 9, a также записи информации в вычислитель 10 обратного дискретного преобразования Фурье, показаны на временной диаграмме фиг.2 г. Последовательность Zj , i 0, М-1 записывается в регистр 11, с выхода которого считывается послёдова- тельность Z-, i О, Р - 1, поступающая на вход умножителя 12, в котором Сформированный блок T;,i 0,M+L - 25 производится коррекция элементов по- - 1 поэлементно с частотой F следовательности Z;,, Р-1

путем умножения на коэффициенты gj 1/C-,, Р-1, в результате

(2)

чего на выходе умножителя 12 формипоступает на вход цифроаналогового преобразователя 7, с выхода которого сигнал поступает в канал связи.

На фиг.2 г показаны временные ин-ЗО руется последовательность Т; ,

тервалы, соответствующие считыванию1 0, Р - 1, которая записывается информации из первого блока 2 памяти, в дополнительный регистр 14,необхоа также обработке ее в умножителе-димый для фиксации сигнала Т,, i

3, втором блоке 4 памяти, вычислите- О, Р - 1, на время вычисления уточле 5 дискретного преобразования Фурье,jr .

г ненных оценок Ki,i О, Р - 1 коэфтретьем блоке 6 памяти и цифроанало-., . i

- -, -фициентов передачи с выхода дополниговом преобразователе 7о «

тельного регистра 14 последовательтельного регистра 14 последователь -

ность Tj, 1 О, Р - 1. поступает

На приемной стороне на тактовые

входы (не показаны) аналого-цифрового

„одновременно на первый вход первого

Поеобразователя. о. временного селек- 40 с-

fu блока 15 деления и второй вход блотора 9, а также на тактовые входы записи (не показаны) вычислителя 10 обратного дискретного преобразования Фурье и на тактовые входы считывания

ка 22 деления. В первом блоке 15 деления производится деление каждого элемента последовательности Т,- , i

.. О, Р - 1 на коэффициенты К-, i

(не показаны) формирователя 13 разре-45 о, Р - 1, представляющие оцен- шенного сигнала поступают тактовые коэффициентов передачи, вычислен- импульсы, следующие с частотой, F. Г обработке предыдущего блока

На тактовые входы (не показаны) информации и поступающие на второй остальных блоков приемной стороны Q 15 деления, с выхода кото- устройства поступают тактовые импуль-50

сы, следующие с частотой Fg. Последо- |--, i О, Р - 1 по- вательности тактовых импульсов пока-К;

заны на фиг.2 а, б. Аналоговый сигнал ступает на вход формирователя 13 раз- поступает из канала связи на вход. решенного сигнала, состоящего из по- аналого-цифрового преобразователя 8, 55 следовательно соединенных решающего в котором сигнал преобразуется в циф- устройства и декодера амплитудно-фа- ровую форму. Затем цифровой сигнал зовой модуляции (не показаны), в ко- поступает на временной селектор 9, тором формируется последовательность

который выделяет последовательность Z, i 0, М- 1, поступающую на вход вычислителя 10 обратного дискретного преобразования Фурье, на выходе которого формируется последовательность

г- -

/о

1

4F

М-(

(3)

i о, М - 1 .

-

(2)

чего на выходе умножителя 12 форми «

тельного регистра 14 последователь -

ность Tj, 1 О, Р - 1. поступает

Tfe., i о, P - 1 оценок переданного сигнала, которая с дополнительного выхода формирователя 13 разрешенного сигнала поступает на вход квадратора 17 и на первьй вход блока 22 деления, в котором производится поэлементное деление последовательности Т; , i О, Р - 1 на последовательность И; , , Р - 1, и на его выходе сигнал

13

имеет вид

К; -

4м к

О, Р.- 1 (4)

Р - 1 поступает на вход вычислителя 23 обратных дискретных преобразований Фурье, в котором производится щ P/LJ, ( (U - целое число) обратных L -точечных ДПФ последовательностей 20

К

m О, L - 1, S О, р. 1 ,

|U4S

С выхода вычислителя 23 обратных дискретных преобразований Фурье после- довательности

q О, L,, - 1, S О, ju

1 (5)

поступают на второй вход дополнительного умножителя 21,

В квадраторе 17 производится возведение в квадрат модуля каждой ком- поненты блока х , i 0, Р - 1.

С выхода квадратора 17 последователь- 11

ность D; г1 эе Г , i О, Р - 1 поступает на вход сумматора 18, на выходе которого формируется сигнал В

D.

Т

4-S

О, Р - 1,

выхода с умматора 18 последовательность Вд, S О, |ц - 1 поступает одновременно на первый вход блока 24 деления и на вход сумматора 19, на выходе которого формируется сумма50

fw

-1

В И в;

(6)

С выхода сумматора 19 полученная сумма В поступает на второй вход блока 24 деления, в котором производится деление на последовательность сигналов

Вд, S О, |Ц - 1. С

выхода блока 24 деления последовательность

-g- , S О, Р - 1

(7)

з

поступает на первый вход умножителя 21, в котором формируются произведе- 0 НИН

л (5)

(s)

h S О, Р - 1,

(8)

q О, L, - 1 .

, S 0,|U- 1,

(S)

Последовательности h „ g. 0, Lg - 1 с выхода умножителя 21 поступают на вход сумматора 20, с выхода которого последовательность

(Ч- л й1 -:

Ц . 1 . q о, Ь„ - 1

(9)

5 0

О,

q L., Р - 1

30

поступает на вход вычислителя 16 дискретного преобразования Фурье, с выхода которого уточненные оценки

(10)

i О, Р - 1

коэффициентов передачи поступают на торой вход первого блока 15 делеия, в котором осуществляется деление элементов последовательности Т; , i О , Р - 1 на уточненные оценки коэффициентов передачи. Последовательность сигналов

Z; Т;/К;, i О, Р - 1 (11)

С выхода первого блока 15 деления поступает на вход формирователя 13 разрешенного сигнала, который преобазует поступающую последвательност в дискретные сообщения, поступающие на выход устройства.

На фиг.2 д показаны временные интервалы, соответствуюпще считыванию информации из вычислителя 10 обратного дискретного преобразования Фурье и обработке информации в регистрах

11, 14,умножителях 12, 21, первом, втором и третьем сумматорах 18, 19, 20, вычислителе 23 обратных дискретных преобразований Фурье, формирователе 13 разрешенного сигнала.

Формула изобретения

Устройство для передачи дискретных сообщений по авт.св. № 1239880, отличающееся тем, что, с целью повышения помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала, на приемной-стороне введены квадратор, первьй, второй и третий сумматоры, первый, второй и третий блоки деления, дополнительный умножитель, вьиислитель дискретного преобразования Фурье, вычислитель обратных дискретных преобразований Фурье и дополнительный регистр, при этом выход умножителя через последовательно соединенные дополнительные .регистр и первый блок деления подклю13

а

M(H-t) (0) т r/v-/; ж fn (-п ж Ш. .

М.Бандура

риг. 2

Составитель О.Геллер Техред В.Кадар

Заказ 2437/56 Тираж 638Подписное

ВНИЖ1И Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

-Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4..

3176778

чен к входу формирователя разрешенного сигнала, дополнительный выход которого соединен с первым входом второго блока деления и с входом квад с ратора, выход которого соединен с входом первого сумматора, выход которого подключен к первому входу третьего блока деления и к входу второго сумматора, выход которого соединен

10 с вторым входом третьего блока деления, выход которого соединен с первьм входом дополнительного умножителя, выход которого подключен к входу третьего сумматора, выход коf5 торого соединен с входом вычислитедя дискретного преобразования Фурье, выход которого соединен с вторым входом первого блока деления, выход дополнительного регистра соединен с вторым

20 входом второго блока деления, выход которого соединен с входом вычислителя обратных дискретных преобразований Фурье, выход которого подключен к второму входу дополнительного

25 умножителя.

Корректор А.Обручар

Изобретение относится к электросвязи и обеспечивает повьшение помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала. Устройство содержит на передающей стороне кодер I,блоки 2, 4 и 6 памяти, вычислитель 5 дискретного преобразователя Фурье (ДПФ), НАЛ 7; на приемной стороне - АЦП 8, временной селектор 9, вычислитель Ю обратного ДПФ, регистр I1,умножитель 12, формирователь 13 разрешающего сигнала и вновь введенные регистр 14, блоки 15, 22, 24 деления, вычислитель 16 ДПФ, квадратор 17, сумматоры 18-20, умножитель 21, вычислитель 23 обратных дискретных пр.еобразований Фурье. 2 ил. с S (Л 55 Ю dK/z.f