Устройство для передачи дискретных сообщений Советский патент 1988 года по МПК H04L17/02 H04L17/16 

со

00

со

с:

К)

1

Изобретение относится к технике связи и может использоваться для передачи дискретных сообщений по каналам связи с пакетной передачей и является усовершенствованием изобретения по авт ; св. № 1239880.

Цель изобретения - повьпнение помехоустойчивости путем адаптации по тестовому сигналу к из1« енениям импульсного отклика канала.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для передачи дискретных сообщений содержит на передаю- щей стороне кодер 1, первый блок 2 памяти, четвертьщ блок 3 памяти,ключ 4 умножитель 5, третий блок 6 памяти вычислитель 7 дискретных преобразова НИИ Фурье, второй блок 8 памяти, циф роаналоговь1й преобразователь 9, на приемной стороне - аналого-цифровой преобразователь 10, временной селек- тор 1.1, вычислитель 12 обратных дис- кретных преобразований Фурье, регистр 13, з ножитель 14, формирователь 15 разрешенного сигнала, второй блок 16 деления, дополнительный ре гистр 17, вычислитель 18 дискретных преобразований Фурье, сумматор 19, дополнительный умножитель 20, вычислитель 21 обратных ди скретных преобразований Фурье, первый блок 22 .деления, первьш блок 23 памяти, второй блок 24 памяти.

Устройство работает следующим образом.

На тактовый вход (не показан) кодера 1 с генератора (не показан) поступают тактовые импульсы (ТИ), следу

ющие с частотой F передачи информации. ,:Те же ТИ поступают также на тактовые входы (не показаны) блока 2 памяти, четвертого блока 3 памяти, умножителя 5 и на тактовый вход записи (не показан) блока 6 памяти, Кроме того, с того же генератора поступают следующие ТИ (тактовые не показаны): на тактовый вход ключа 4 - ТИ,длительность которых равна N тактов частоты F/i ,а частота следования FP Fj. / (mN) ,где N - длина передаваемого блока, m - количество блоков в передаваемом пакете на тактовый вход считывания блока 6 памяти, на такто- вый вход записи блока 8 памяти, на тактовый вход вычислителя 7 дискретных преобразований Фурье - ТИ, еле-

дующие с частотой , где М . 2(N+Lo), LO - длина дискретного импульсного отклика канала (ИОК); на тактовый вход цифроаналогового преобразователя 9 и на тактовый вход считывания блока 8 памяти - ТИ, следующие с частотой ,(M+Lg)/N.Дискретные сообщения, поступающие на вход кодера 1 амплитудно-фазовой модуляции, преобразуются в нем в последо- вательность цифровых сигналов ж.,1 0,N-1. С. выхода кодера 1 .эта последовательность поступает на вход блока 2 памяти. Запись и считьшание в блоке 2 памяти происходит с частотой Г.,. В четвертом блоке 3 памяти заранее записана последовательность тестовых сигналов at J ест ,N-1, известная на приеме. В зависимости от состояния ключа 4 на вход умножителя 5 поступает либо последователь- ность цифровых сигналов se-i, .N-1, либо тестовый блок х, ,N-1, последовательность ТИ частоты Р обеспечивает пропускание на выход ключа 4 тестового блока только в течение N тактов частоты F в начале , каждого передаваемого пакета (состоящего из m блоков, m 7 1). Выбор параметра т 2,3,... должен осуществляться, исходя рз разумного компромисса между разумными потерями в скорости передачи информации (при малых значениях т) и снижением помехоустойчивости из-за ухудшения оценивания канала (при слищком больших значениях т). В умножителе 5 производится предыскажение путем умноже- ния компонент сигнала эс;, ,N-1

на коэффициент предыскажения С j, i 0,N-1. .По ступающий с выхода умножителя 5 предыскаженный сигнал аг-; oejC-, 1 0,N-1 записывается с частотой F., в блок 6 памяти. Считьшание информации из второго блока 6 памяти происходит с частотой V. На выходе блока 6 памяти формируется блок Zj, 1 цифровых сигналов:

2

0,,P

Z.,, ,М-1

где Р М/2.

Здесь и далее символ означает комплексное сопряжение. Последовательность Z, ,М-1 компонент сигнала поступает на вход вычислителя 7

дискретных преобразований Фурье, на выходе которого формируется последовательность

. ilT

. М-1 - г,

SM 1-0

,,М-1.

(1)

Тактовая частота работы вычислителя 7 дискретных преобразований Фурье равна Fj. Последовательность Q Z с частотой FJ поступает на вход третьего блока 8 памяти, на выходе которого формируется блок Т,-, i 0,M- -Lo-1 путем дополнения блока Z „, ,М-1 своими последними L пенейтами так, что

пч ,

ZM-bo+i, ,L,-1

Z,.-L, ,M+Lo-1

Сформированный блок Т-, , M+Lс частотой F. поступает на вход циф- роаналогового преобразователя 9, с выхода которого аналоговый сигнал поступает в канал связи.

Аналогичные преобразования осуществляются и в случае поступления с выхода ключа 4 тестового блока л tecT, i 0,N-1 .

На приемной стороне на тактовый вход (не показан) аналого-цифрового преобразователя 10 с генератора (не показан) поступают ТИ частоты F. Те же ТИ поступают также на тактовый вход записи (не показан) временного селектора 11. Кроме того, с того же генератора поступают следующие ТИ (тактовые входы не показаны): на тактовые входы считывания временного селектора 11 и вычислителя 21 обратных дискретных преобразований Фурье, на тактовый вход записи регистра 13, на тактовые входы вычис - лителя 18 дискретных преобразований Фурье, сумматора 19, дополнительного умножителя 20, блока 23 памяти, вычислителя 12 обратных дискретных преобразований Фурье - ТИ частоты FO, на тактовые входы считьшания регистра 13 и дополнительного регистра 17, на тактовые входы записи блока 16 деления и вычислителя 21 обратных дискретных преобразований Фурье, на так товйе входы умножителя 14, блока 22 деления, блока 24 памяти - ТИ частоты (P.+ 1)/N; на тактовый вход считывания блока 16 деления и на тактовый вход формирователя 15 разре-

Q

20

1

шенного .сигнала - ТИ частоты на тактовый вход записи дополнительного регистра 17 - последовательность ТИ частоты F, представляющая собой логическое произведение последовательности ТИ частоты F 5- и последовательности ТИ частоты F2.

Аналоговый сигнал поступает из канала связи на вход аналого-цифрового преобразователя 10, в котором -сигнал преобразуется в цифровую форму. Затем цифровой сигнал поступает на временной селектор 11, который вьзделяет последовательность Z-,, ,M-1, поступающую на вход вычислителя 12 Обратных дискретных преобразований Фурье, на выходе которого формируется последовательность «-1 -гтг

Z:

.e

Ж

- ТГ

, ,М-1 (3)

5

0

5

0

5

которая записьшается в регистр 13, с выхода которого считывается йосле- довательность 2;, ,Р, поступающая на вход умножителя 14, в котором производится коррекция элементов последовательности Zf, ,Р, путем умножения на коэффициенты g.Kj, i 0,Р, в результате чего на выходе умножителя 14 формируется последовательность . Z,, ,Р, поступающая одновременно на вторые входа блоков 16 и 22 деления.

I . .

Аналогичные преобразования осуществляются и в случае поступления на вход аналого-цифрового преобразователя 10 тестового сигнала. В этом случае с выхода умножителя 12 наблюдения , ,Р поступают на второй вход блока 22 деления, в котором lpoизвoдитcя поэлементное деление этой последовательности на тестовую последовательность г-т-ест 0,Р, поступающую на первый вход блока 22 деления из блока 24 памяти, и на его выходе сигнал имеет вид

К.

X ; тест

-И тест

0,Р

(4)

Последовательность К;, ,Р поступает на вход вычислителя 21 -обратных дискретньщ преобразований Фурье, в котором производится f Ы/Ь д( цх - целое) обратных L о - точечных ДПФ последовательностей , ,p-1, причем для ,М-1 ,К .K|Ji;. С выхода вычислителя 21 обратных ди-

скретных преобразований Фурье последовательности

r-€l. ПгО

g г 0,Lp-1, S

0,(5)

поступают на первый вход дополнительного умножителя 20, на второй вход которого из блока 23 памяти поступает заранее записанная в него последовательность

/U-7

о д СВдЦв: ) , ,ju-1,

(6)

i 6

hrO

У-:

.5,ес.,р-1 (7)

На выходе дополнительного умножителя 20 формируются произведения

1389006 .6

довательности Хд, ,Р на коэффициенты К;, i 0,Р, представляющие собой оценки коэффициентов передачи, вычисленные при обработке тестового блока информации. С вькода блока 16 деления блок

Z, :

, Р

(11)

с частотой F поступает на вход формирователя 13 разрешенного сигнала, состоящего из последовательно соединенных решающего устройства и декоде- ра амплитудно-фазовой модуляции, в котором формируется последовательность дискретных сообщений, поступающая на выход устройства.

Формула изобретения

Изобретение относится к технике связи и повышает помехоустойчивость путем адаптации по тестовому сигналу к изменениям импульсного отклика канала. Устр-во содержит на передающей стороне кодер 1, блоки 3, 6 и 8 памяти, вычислитель 7 дискретного преобразования Фурье, ЦАП 9, на приемной стороне .- АЦП 10, временной селектор 11, вычислитель 12, обратного дискретного преобразования, регистр 13, умножитель 14, формирователь 15 разрешенного сигнала, блоки 16 и 22 деления, регистр 17, вычислитель 18 дискретного преобразования Фурье, сумматор 19, умножитель 20, вычислитель 21 обратных дискретных преобразований Фурье, блоки 23 и 24- памяти. 1 ил. (Л С

л (5)

(51

h ( sh , ,,ix-1, ,Lo-1. (8)

л (5)

Последовательности h с выхода умножителя 20 поступают на вход сум- 25 целью повышения помехоустойчивости

Устройство для передачи дискретных сообщений по авт. св. № 1239880, отличающееся тем, что.

матора 19, ,с выхода которого последовательность

(5|

,L -1 1. -

(9)

О, ,,M-1 поступает на вход вычислителя 18 дискретных преобразований Фурье, с выхода которого оценки

/И-1 .1(

30

л 1 S

К хс- п, , V Ум (-0

-) -

- J ж

,Р (10)

путем адаптации по тестовому сигналу к изменениям импульсного отклика канала, на передающей стороне введены последовательно соединенные четвертый блок памяти и ключ, причем выход первого блока памяти соединен с входом умножителя через ключ, на приемной стороне вв едены первый блок памяти, а также последовательно соединенные второй блок памяти, первый 35 блок деления, вычислитель обратных дискретных преобразований Фурье,до- полнительньш умножитель, сумматор, вычислитель дискретного преобразования Фурье, дополнительньй регистр и второй блок деления, причем выход умножителя соединен с входом формирователя разрешенного сигнала через второй блок деления, выход первого блока памяти соединен,с вторым входом дополнительного умножителя, а выход умножителя соединен с вторым входом первого блока деления.

коэффициентов передачи поступают на вход дополнительного регистра 17,запись в который происходит с,частотой F. Тем самым обеспечивается запись и хранение в регистре 17 только тех оценок К;, которые получены в результате передачи и приема тестового блока, С выхода регистра 17 оценки К,, 1 0,Р поступают на первый вход блока 16 деления, в котором производится деление кагвдого элемента послеСоставитель Н.Лазарева Редактор Э.Слиган Техред Л.Олийнык Корректор Н.Король

Заказ 1586/57

Тираж 660

БНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

целью повышения помехоустойчивости

Устройство для передачи дискретных сообщений по авт. св. № 1239880, отличающееся тем, что.

0

путем адаптации по тестовому сигналу к изменениям импульсного отклика канала, на передающей стороне введены последовательно соединенные четвертый блок памяти и ключ, причем выход первого блока памяти соединен с входом умножителя через ключ, на приемной стороне вв едены первый блок памяти, а также последовательно соединенные второй блок памяти, первый 5 блок деления, вычислитель обратных дискретных преобразований Фурье,до- полнительньш умножитель, сумматор, вычислитель дискретного преобразования Фурье, дополнительньй регистр и второй блок деления, причем выход умножителя соединен с входом формирователя разрешенного сигнала через второй блок деления, выход первого блока памяти соединен,с вторым входом дополнительного умножителя, а выход / умножителя соединен с вторым входом первого блока деления.

0

5

Подписное