Устройство для контроля последовательности периодических сигналов Советский патент 1987 года по МПК G06F11/16 

выходе сумматора 2 по модулю два присутствуют два узких импульса, так что триггер 3 снова остается в нулевом состоянии. При пропадании сигнала в контролируемой последовательности триггер 3 устанавливается в единичное

1

Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах и устройствах передачи информации.

Целью изобретения является сокра- щение оборудования.

На фиг.1 приведена функциональная схема предлагаемого устройства, на фиг.2 - временная диаграмма, поясняющая работу устройства.

Устройство для контроля последовательности периодических сигналов содержит первый элемент 1 задержки, сумматор 2 по модулю два, первый триггер 3, второй элемент 4 задержки, элемент И 5, второй триггер 6, информационный вход 7 устройства, первый 8 и второй 9 установочные входы и выход 10 устройства.

Устройство работает следующим об- разом.

В исходном состоянии, перед подаче контролируемой последовательности на информационный вход 7 устройства, первый 3 и второй 6 триггеры, устанавливаются соответственно в единичное и нулевое состояния путем подачи управляющих сигналов на установочные входы 8 и 9 устройства.

Работу устройства рассмотрим по временным диаграммам на фиг.2.

На фиг.2 буквами обозначены: А - сигналы на входе первого элемента 1 задержки; В - на первом входе сумматора 2 по модулю два С - на счетном входе первого триггера 3, D - на первом входе элемента И 5; Е - на выходе элемента 4 задержки F - на выходе элемента И 5.

Рассмотрим работу устройства при поступлении первого импульса контролируемой последовательности (фиг.2а)

Этот импульс поступает на второй вход сумматора 2 по модулю два и, по

положение, и сигнал с выхода второго элемента задержки А проходит через элемент И 5 и устанавливает второй триггер 6 в единичное состояние. На выходе 10 устройства формируется сигнал неисправности. 2 ил.

5

0

5

скольку на первом входе действует нулевой сигнал с выхода первого элемента 1 задержки, на выходе сумматора 2 по модулю два появляется импульс, который поступает на счетный вход первого триггера 3 и переводит его в нулевое состояние, а также поступает на вход второго элемента 4 задержки и задерживается на время 2,,, где Тц - длительность импульса контролируемой последовательности.

С выхода второго элемента 4 задержки импульс поступает на второй вход элемента И 5, закрытого по первому входу нулевым сигналом с выхода первого триггера 3. В результате второй триггер 6 не меняет свое состояние и сигнал неисправности не вырабатывается.

Второй импульс последовательности (фиг.26) поступает на вход первого элемента 1 задержки и второй вход сумматора 2 по модулю два. Одновременно на первый вход сумматоры 2 по модулю два поступает задержанный на период повторения (Т) в первом элементе 1 задержки первый импульс последовательности. На выходе сумматора 2 по модулю два нулевой сигнал и остальные элементы устройства не изменяют своего состояния. С приходом третьего и .д. импульсов последовательности устройство работает аналогично описанному.

В реальных системах генераторы импульсов могут иметь некоторую нестабильность частоты и формы импульсов. При применении предлагаемого устройства к генератору импульсов последовательности должны быть предъявлены следующие требования: по стабильности периода повторения (частоты) - реальные значения времени между соседними

импульсами последовательности t;;,, должны удовлетворять неравенствам: Т. + Х. t- :. .

,,,,

Tn п ti -«.i n Ц где i - номер импульса в последовательности, i 1,2,....т.е.. смешение соседних импульсов не должно превышать длительности импульса;

-по амплитуде - амплитуда должна превышать порог срабатьшания логических элементов устройства, а разность между амплитудами соседних импульсов должна быть меньше этого порога;

-по длительности импульсов - соседние импульсы в последовательности должны отличаться по длительности на такую величину, чтобы импульс с дли

тельностью г

г- Ь|

-и; -и,, вать переключения триггера.

не мог вызвход элемента И 5, открытого по первому входу единичным сигналом с выхода первого триггера 3. С выхода элемента И 5 импульс поступает на вход установки в единицу второго триггера 6 и переводит его в единичное сос- 5 тояиие. Вырабатывается сигнал контроля. Кроме того, с выхода второго элемента Д задержки импульс поступает на вход установки в ноль первого триггера 3 и переводит его в нулевое сос- В случае, если импульсы на входах 20 тояние. Поскольку время срабатывания сумматора 2 по модулю два рассовмеще- триггера 3, как минимум, в два раза ны на время не более Тц , устройство больше времени срабатывания элемента работает следующим образом (фиг.2в). И 5, то элемент И 5 успеет пропустить Пришедший раньше импульс проходит на выход импульс и перевести триггер

5 6 в единичное состояние, что вызывает появление сигнала неисправности на выходе 10 устройства.

Для возобновления работы устройства после принятия рациональных мер по

на выход сумматора 2 по модулю два и передним фронтом, воздействуя на счетный вход триггера 3, переключает его в единичное состояние. Затем на другой вход сумматора 2 по модулю два поступает запоздавший импульс и его передним фронтом формируется задний фронт первого импульса, поступающего на счетный вход триггера 3. Некоторое время (меньше 1 ) на выходе сумматора 2 по модулю два будет нулевой сиг-35 нал. При окончании действия импульса пришедшего раньше, его задним фронтом формируется передний фронт второго импульса (оба они имеют длительность меньшую Гц , но достаточную для пере- О ключения триггера), который, поступая на счетный вход триггера 3, переключает его в нулевое состояние.

Таким образом, на выходе сумматора 2 по модулю два будут сформированы два импульса с длительностью, меньшей . Эта пара импульсов, задержанная вторым элементом 4 задержки на время 2(ц, поступает на второй вход элемента И 5, который по первому входу за- крыт нулевым сигналом с выхода первого триггера. На единичном входе второго триггера 6 будет нулевой сигнал. Сигнал неисправности на выходе 10 устройства не вырабатьгеается.

При пропадании или появлении лишнего импульса в последовательности устройство работает одинаково (фиг.2гХ

устранению отказа или последствий сбоя необходимо привести устройство в исходное состояние и снова подать на его вход контролируемую последовательность периодических сигналов.

Формула изобретения

Устройство для контроля последовательности периодических сигналов, содержащее два элемента задержки, два триггера и элемент И, причем вход первого элемента задержки является информационным входом устройства, о т- личающееся тем, что, с це- , лью сокращения оборудования, оно содержит сумматор по модулю два, причем выход первого элемента задержки соединен с первым входом сумматора по модулю два, выход которого соединён с входом второго элемента задержки и счетным входом первого триггера, выход которого соединен с первым входом элемента И, выход которого соединен с единичным входом второго триггера, ее выход которого является выходом уст- ройства, вход первого элемента задержки объединен с вторым входом сумматора по модулю два, выход второго элемента задержки соединен с нулевым

е 5

1322287 4

В этом случае импульс поступает только на один из входов сумматора 2 по модулю два. С его выхода импульс поступает на счетный вход первого триггера 3 и переводит его в единичное состояние, а также на вход второго элемента 4 задержки, где задерживается на 2Тц и поступает на второй

вход элемента И 5, открытого по первому входу единичным сигналом с выхода первого триггера 3. С выхода элемента И 5 импульс поступает на вход установки в единицу второго триггера 6 и переводит его в единичное сос- тояиие. Вырабатывается сигнал контроля. Кроме того, с выхода второго элемента Д задержки импульс поступает на вход установки в ноль первого триг

устранению отказа или последствий сбоя необходимо привести устройство в исходное состояние и снова подать на его вход контролируемую последовательность периодических сигналов.

Формула изобретения

Устройство для контроля последовательности периодических сигналов, содержащее два элемента задержки, два триггера и элемент И, причем вход первого элемента задержки является информационным входом устройства, о т- личающееся тем, что, с це- лью сокращения оборудования, оно содержит сумматор по модулю два, причем выход первого элемента задержки соединен с первым входом сумматора по модулю два, выход которого соединён с входом второго элемента задержки и счетным входом первого триггера, выход которого соединен с первым входом элемента И, выход которого соединен с единичным входом второго триггера, выход которого является выходом уст- ройства, вход первого элемента задержки объединен с вторым входом сумматора по модулю два, выход второго элемента задержки соединен с нулевым

51322287 6

входом первого триггера и вторым вхо- триггера являются соответственно первым и вторым установочными входами устройства.

дом элемента И, единичный вход первого триггера и нулевой вход второго

Редактор А.Шандор

Составитель В.Гречнев Техред И.Попович

Заказ 2866/46Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Рауплкая наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор А.Тяско

Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах и устройствах передачи информации. Цель изобретения - сокращение оборудования. Контролируемая последовательность поступает на информационный вход 7 устройства. Перед началом работы триггеры 3, 6 устанавливаются соответственно в единичное и нулевое состояния сигналами по установочным входам 8, 9 устройства. Первый импульс контролируемой последовательности поступает на второй вход сумматора 2 по модулю два. Так как первый вход сумматора 2 соединен с информационным входом 7 устройства через первый элемент задержки 1, то на его выходе появляется единичный сигнал, который переключает первый триггер 3 по счетному входу в нулевое положение. Этот же сигнал через второй элемент задержки 4 поступает на нулевой вход первого триггера 3, прямой выход которого соединен с первым входом элемента И 5, выход которого соединен с единичным входом второго три1- гера 6. Триггер 6 остается в нулевом состоянии. В дальнейшем, при отсутствии нарушения в периодичности контролируемой последовательности сигналов, на выходе сумматора 2 по модулю два всегда присутствует нулевой сигнал, т.к. длительность задержки элемента задержки 1 выбрана равной периоду следования сигналов. При этом состояние триггеров 3, 6 не изменяется. При небольших девиациях периода контролируемой последовательности на (Л 00 Is5 1чЭ ЬО 00