Устройство для преобразования по функциям Хаара Советский патент 1987 года по МПК G06F17/14 

ональных возможностей устройства за счет выполнения обратного прео ёразо- вання по интегральным функциям Хаара. Устройство содержит блоки 1,2 задержки, сумматоры-вычитатели 3, коммутаторы 4, триггеры 5, накапливающий сум1322310

матор 6, одновибратор 7, установочный вход 8. Введение коммутаторов, накапливающего сумматора, триггеров и од- новибратора обеспечивает возможность обратного преобразования по интегрш1ь- ньм функциям Хаара. 2 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах связи для построения устройств цифровой фильтрации, сжатия изображений и вы- 5 деления контуров, основанных на алгоритме быстрого преобразования Хаара, в аппроксимирующих устройствах кусочно-линейного типа.

Цель изобретения - расширение функ- О циональньгх возможностей устройства за счет выполнения обратного преобразования по интегральным функциям Хаара.

На фиг.1 представлена функциональ- нап схема устройства, на фиг. 2 -граф быстрого алгоритма преобразования в базисе Хаара.

Устройство содержит блоки 1 и 2 задержки, сумматоры-вычитатели 3, коммутаторы 4, триггеры 5, накапливаю- щий сумматор 6, одновибратор 7 и уста иовочиы.Г вход 8. Все блоки устройства сгруппи.рованы в п-1 ярусов. Каждый из блоков 1 задержки осуществляет задержу ку информации на один такт, блок 2 | задержки в i-м ярусе ( - п-1, 2 Ы-размерность преобразования) осуществляет задернжу на 2i-1 тактов. Триггеры 5 соединены по схеме двоичного счетчика.

30

Работа устройства основывается на следующ1гх положениях.

Произвольный вектор X представля- ется линейной комбинацией и базисных интегральных функций Хаара:

,

(1)

где С - вектор-строка коэффициентов, Н - матрица преобразования Хаара,, X - оператор интегрирования.

Для оператор имеет вид

11111111 1111111 111111 11111

1111

1 1 1

(2)

О

1 1

Матрица Н факторизуется и позволяет построить быструю вычислительную процедуру, которая для имеет вид

11111111

1-1 1-1 + 1-14.1-1

10-1010-10 010-1010-1 1 000-1 000 01000-100 001000-10 0001000-1

н«

1010 0101 1 0-1 о 010-1

5

0

10001000 01000100 00100010 10001 000-1 000 1 000-1 00 1000-1

000

1

о о о

000

о

1000-1

(3)

Восстановление сигнала в базисе кусочно-линейных функций Хаара может быть реализовано в два этапа. На пер313

BOM этапе к массиву из N коэффициентов С; применяют преобразование Ха- ара согласно (3), На втором этапе к полученному массиву х| применяют оператор интегрирования I согласно (2).

В исходном состоянии п-й триггер 5 установлен в 1 и осуществляет блокировку накапливающего сумматора 6. Триггеры 5 с первого по (п-1)-й установлены в О. Начальная установка производится по сигналу на вхоле 8 одновибратора 7.

На вход блока 1 задержки (1 1) по ступают коэффициенты разложения гто интегральным функциям Хаара С.С.С.,., С, и задерживаются на один тлкт, таким образом, в первом такте на /выходах суммы (+) и разности (-) сум- матора-вычитателя 3() будут сформрованы CQ+C, и Сд-С, соответственно, во втором такте - С,+С,, и С,-С,, , в третьем - и С,-С и т.д. Разности поступают в блок 2 задержки () и задерживаются на один такт. Коммутатор 4 () управляется триггером 5 (), делящим входную тактовую частоту на цва, таким образом, что на выход коммутатора 4 последо- вательно проходят (Сд+С,), (( р-С, ) , (С,+С,), (С,-С,),...(С,,, +CJ (С„., -С„). Эта последогзатель(1ост1), поступив на вход блока 1 задержки иторого яруса (), задерживается тлкже нл один такт. В результате-в третьем такте на выходе блока 1 задер/.-ки (1 2) сформировано (,), }ья второй вход сумматора-вычитателя 3 () поступает С, следовательно на }1ыход сум.мы ( + ) сформировано значение (С + +С,+С2). Последнее число поступает через коммутатор 4 () на вход следующего яруса, на выходе разности ( сумматора-вычитателя 3 () сформи- руется (GO+CI-CJ) и поступает н блок 2 задержки (). По четвертому такт на выход коммутатора 4 () поступает (Сд-С, +С,), по пятому - (Cj + C,- -Cj), а по шестому - (С,,-С,-Сз), по- скольку коммутатор 4 второго яруса управляется триггером второго яруса, делящим входную тактовую частоту на четыре.

В третьем ярусе () по четвертом такту на выходе блока 1 задержки сформируется (Cg-t-C (-i-Cj) , на втором входе сумматора-вычитателя 3 () - С, а на выходе - значение Co+C,+Cj+C, по

104

пятому такту - (,+С,+С5) и т.д. согласно графу (фиг.2). Аналогично работают блоки остальньсх ярусов с той лишь разницей, что в блоке 2 задержки 1-го яруса сигнал задерживается на 2 тактов, а коммутатор 4 1-го яруса управляется 1-м триггером 5 делящим частоту тактовЕ гх импульсов на 2. Таким образом, через N/2 тактов на выходе суммы сумматора-вычитателя 3 последнег о п-1-го яруса сформирова отсчет Хд , далее X,, х, , . . . ,Х ц/о , а на выходе разности формируются отсчеты .,, , ..., XN, . По N/2-му такту триггер 5 (n-l)-ro яруса уста- нл1 липается в 1, что приводит к сбросу п-го триггера 5 в О. Происходит разблокирование накапливающего сумматора 6, и на его выходе после- дор.атс льно формируются частные суммы х:, (Х, - X,), (, + х; -- Хг)

(Х, +... + Х.,), что соответствует опср. этору интегрирования (2). По (N/2 +М)-му такту п-й триггер 7 опять ус- тлиаипивается н 1. Это означает, что закончилось формирование ординаты Xf,.| . При этом на выходе одновиб- IxTiopn 7 формируется импульс началь- Hoi i установки.

Кепи на блока 1 задержки первого яруса поступают коэффициенты разложения н ряд и по (:)у11кциям Хаара на . коммутатора последнего яруса формируются ординлты восстанов- пенного сигнала в базисе кусочно-постоянных функций.

Формула изобретения

Устройство для преобразования по фу)1кциям Xaajia, содержл И е (п-1) сум маторов-вычитателей (2 - размерност преобразования) и 2(п-1) блоков задержки, вход первого блпка задержки является 1шформационнь м входом устройства, выход (21-1)-го блока задержки (1 1, . . . ,п-1) подключе 1 к входу первого операнда 1-го сумматора-вычитателя, выход разности 1-го сумматора-вычитателя подключен к входу 21-го блока задержки, отличаю,- щ е е с я тем, что, с целью расиш- рения функциональных возможностей устройства за счет выполнения обратного преобразования по интегральным функциям Хаара, оно содержит накапливающий сумматор, п триггеров, (n-t) коммутаторов и одновибратор, причем входы второго операнда всех суммато513223

ров-вычитателей подключены к информационному входу устройства, выход суммы i-ro сумматора-вычитателя и выход 2i-ro блока задержки подключены к информационньм входам i-ro ком- 5 мутатора, выход i-ro (кроме (п-1)-го) коммутатора подключен к входу (2i+ +1)-го блока задержки, выход (п-1)-го коммутатора подключен к информацион(О

ному входу накапливающего сумматора, счетный вход первого триггера является тактовым входом устройства, выход

О

106

i-ro триггера подключен к управляющему входу i-ro коммутатора и к счетному входу (i+1)-ro триггера, выход п-го триггера подключен к установочному входу накапливающего сумматора , и входу запуска одновибратора, выход одновибратора подключен к установочным входам триггеров с первого по (п-1)-й, вход сброса одновибратора является установочным входом устройства, выход накапливающего сумматора является выходом устройства.

Со

Изобретение относится к области автоматики и вычислительной технике и может быть использовано в цифровых системах связи, для построения устройств цифровой фильтрации, сжатия изображений и выделения контуров, основанных на алгоритме быстрого преобразования Хаара, в аппроксимирующих устройствах кусочно-линейного типа. Цель изобретения - расширение функциСЛ a-t фиг I

Co Cf

Фиг. г

ор Н.Рогулич 2867/47

Составитель В.Байков Техред Л.Олийнык

Корр Подп

Тираж 672 ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная 4

Корректор С.Шекмар Подписное