Синхронный делитель частоты Советский патент 1987 года по МПК H03K23/40 

Изобретение относится к импульсной технике и может использовано в устройствах автоматики, вычислительной и измерительной техники.

Цель изобретения - расширение функциональных возможностей за счет одновременного получения нечетных коэффициентов деления по модулю . (2N-3) и дробных коэффициентов деления но модулю (N-1,5), где N -чис- ло разрядов на триггерах, при сохранении быстродействия.

На чертеже приведеиа электрическая функциональная схема синхронного делителя частоты,

Устройство содержит N разрядов . на триггерах 1-4, причем триггер 1 первого разряда 1К-типа, а триггеры 2-4 последующих разрядов -- В-типа,, С-входы триггеров 1-4 всех разрядов соединены с входной шиной 5,В-входь триггеров 2, 3 и 4 каждого пбследую- щего разряда, соединены с выходом триггеров 1 ., 2 и 3 (соответственно) предьщущего разряда, 1-вход триггера 1 иерззого разряда соединен с первым входом элемента И-НЕ бис инверсным выходом триггера 4 последнего разряда, К-вход триггера 1 первого разряда соединен с D-входом три гера 4 последнего разряда, Инверсный выход триггера i первого разряда соединен с вторым входом элемента И-НЕ БЭ выход которого соединен с выходно Циной 7,

Синхронный делитель частоты работает следуюнщм образом (па примере N-4) .

До поступления входных импульсов на шину 5 триггеры -4 находятся в нулевом состоянии. Спадом п:ервого импульса на шине 5 триггер переключается в единичное состояние, поскольку на его 1-вход поступает папр жение логической 1 с инверсного вы хода триггера 4, на К-вход поступает напряжение логического О с прямог выхода триггера.3, Фронтом второго вхоного 1-1мпульса в единичное состояние переключается триггер 2,фронтом третьег входного импульса в единичное состояние переключается триггер 3, а спар,о того же импульса в противоположное состояние (т„е. в нулевое) переключается триггер 15 поскольку в момент действия этого фронта на I- и К-:вхо- дах имеется напряжение логической на 1 входе с инверсного выхода триггера 4 и на К-входе с прямого

выхода триггера 3, Фронтом четвертого входног о импульса переключаются в нулевое состояние триггер 2 и в единичное состояние триггер 4, Спадо четвертого входного импульса под-, тверлсдается нулевое состояние триг- гура 1, поскольку в момент действия этого фронта на 1-входе имеется логический О, а на К-входе - логическая 1. Фронтом пятого входного импульса в нулевое состояние переключается трит гер 3, а спад пятого входного импул зса сохраняет предыдущее состояние триггера 1, поскольку в момент дб;йствия этого спада на I- и К-входах имеется логический О,Фронтом шестого входного импульса на выход тр1 ггера 4 занисывается уровень логического О.

Таким образом, после поступления фронта шестого входного импульса все триггеры устанавливаются в исходное (нулевое), состояние, и цикл деления повторяется. На выходе элемета И-НЕ 6 в этом случае имеется по два выходных импульса на каждые пять входных импульсов, т,е, выходная частота следования импульсов в 2,5 раза ниже входной частоты следования импульсов . Одновременно на выходе любого из триггеров имеются импульсные последовательности с частотой следовния импульсов в (2N-3) раза ниже вхоной, т.е., коэффициент деления имеет дополнительное значение (2N-3)5.

Формула изобретения

Синхронный делитель частоты, содержащий N разрядов на триггерах, С-входы шторых соединены с входной шиной, а разряды, начиная со второго, выполнены на триггерах D-типа, D-вход каждого из которых соединен с прямым выходом триггера предыдущего разряда, и выходную шину, отличающийся тем, что, с целью расширения функциональных возможностей при сохранении быстродей-. ствия, в него введен элемент И-НЕ, а первый разряд выполнен на триггере IK-THHa, причем первый вход элемента И-НЕ соединен с 1-входом триггера первого разряда и с инверсным выходом триггера последнего разряда, D-вход которого соединен с К-входом триггера первого разряда, инверсный выход которого соединен с вторым входом элемента И-НЕ, выход которого соединен с выходной шиной.

Изобретение относится к импульс- ной технике и может быть использовано. например, в устройствах автоматики. Цель изобретения - расширение функциональных возможностей делителя частоты. Делитель частоты содержит N разрядов на триггерах 1-4 и входную и выходную шины 5 и 7. Введение элемента И-НЕ 6, выполнение первого разряда на триггере 1 1К-типа и образование новых функ1;ионаг1ьных связей позволяют одновременно получить нечетные коэффициенты деления по модулю (2N-3) и дробные коэффициенты деления по модулю (N-I,5). 1 ил. (Л С