Недвоичный синхронный счетчик Советский патент 1982 года по МПК H03K23/00 

() НЕДВОИЧНЫЙ СИНХРОННЫЙ С ЙЕТЧИК

Изобретение относится к цифровое технике и может найти применение в устройствах обработки дискретной информации. Известно устройство, содержащее шину потенциала логической единицы, входную шину и два разряда 1 . Недостатком данного устройства яв ляется возможность при воздействии помехи попасть в избыточное состояние. Известно также устройство, содержащее два разряда, например, на IКтриггерах, шину потенциала логическо единицы и входную шину, которая соединена с тактовыми входами разрядов, прямой и инверсный выходы первого ра ряда соединены соответственно со входами I и К второго разряда, прямой выход которого соединен с входом К первого разряда, вход установки в ноль и вход I которого соединены с инверсным выходом второго разряда 2J Однако известное устройство не имеет устойчивых неиспользуемых состояний, и его недостатком является относительное малое быстродействие, поскольку первый разряд изменяет свое состояние из 1 а О, только после изменения состояния второго разряда из нулевого в единичное. Целью изобретения является повышение быстродействия. Для достижения поставленной цели в недвоичный синхронный счетчик, содержащий два разряда, шину потенциала логической единицы и входную шину, которая соединена с тактовыми входами разрядов, прямой выход первого и инверсный выход второго разрядов соединены соответственно с входом f второго и с входом установки в О первого разряда, входы I и К первого разряда и вход К второго разряда соединены с шиной потенциала логической единицы. 396 На чертеже приведена схема недвоичного синхронного счетчика. Счетчик содержит разряды 1 и 2, входную шину 3 и шину 4 потенциала логической единицы,. Входная шина 3 соединена с тактовыми входами разрядов 1 и 2, прямой выход разряда 1 и инверсный выход разряда 2 соединены соответственно с входом I разряда 2 и с входом установки в О разряда 1, входы I и К которого соединены с входом К разряда 2 и соединены с шиной 4 потенци ала логической единицы. Устройство работает следующим образом. Пусть в исходном состоянии разряд 1 и 2 находятся в состоянии 00. После прихода первого импульса по шине 3 изменится состояние только разряда 1, который примет единичное состояние, т. е. общее состояние уст ройства будет 10, поскольку на инверсном выходе разряда 2 присутствует в исходном состоянии единичный по тенциал и разряд 1 не блокируется к входу установки в О. После насту ления второго импульса по шине 3 раз ряд 1 установится в О (поскольку он работает в счетном режиме и в дан ном такте не блокируется к входу установки в О), а разряд 2, работающий в режиме задержки входной информации на один такт, установится в 1, и нулевой потенциал с его инверсного выхода заблокирует к входу -установки в О работу разряда 1 на следующем такте. После поступления третьего импульса изменяется состояние только разрйда 2, и общее состояние устройства становится 00. В предлагаемом устройстве информация на выходе разря ов изменяется синхронно с фронтом тактового импульса, поэтому быстродействие выше, чем в известном устройстве. Поскольку разряд 1 работает в счетном режиме, а разряд 2 - в режиме сдвигаJ то в общем случае может быть построен счетчик с коэффициентом пересчета 2 + 1, где m - разрядность двоичного счетчика. Причем в этом случае на информационный вход регистра сдвига необходимо подавать сигнал перекоса или сигнал с дешифратора всех единиц двоичного счетчика, вход установки в О которого -.оединен с инверсным выходом разряда 2. Формула изобретения Недвоичный синхронный счетчик, содержащий два разряда, шину потенциала логической единицы и входную шину, которая соединена t тактовыми вховходами разрядов,прямой выход первого и инвесрный выход второго разрядов соединены соответственно с входом I второго разряда и с входом установки в О первого разряда, отличающийся тем, что, с целью повышения быстродействия, входы I и К первого разряда и вход К второго разряда соединены с шиной потенциала логической единицы. Источники информации, принятые во внимание при экспертизе 1.Шац С. Я. Проэктирование радиоэлектронных устройств на интегральных микросхемах. М., Советское радио 1976, с. 235, рис. 5.3. 2.Авторское свидетельство СССР № 552702, кл. Н 03 К 23/00, 1976 (прототип).