Синхронный делитель частоты на десять Советский патент 1987 года по МПК H03K23/40 

Изобретение относится к импульсной технике и может использоваться в скоростных трактах деления частоты, например, синтезаторов частот.

Цель изобретения - повьшение по- мехоустойчивости за счет уменьшения времени выхода из запрещенного состояния, а также повьшение симметричности выходного сигнала.

На чертеже приведена электрическая функциональная схема устройства.

Синхронный делитель частоты на десять содержит шину входного сигнала, подключенную к тактовым входам т первого 2, второго 3, третьего А и четвертого 5 триггеров, каждый из которых 1К-типа, при этом прямой выход первого триггера 2 соединен с t-входом второго триггера 3, инверсный - с I-входом третьего триггера 4, прямой выход втсч ого триггера 3 соединен с К-входами первого 2 и третьего 4 триггеров и с R-входом третьего триггера 4, прямой выход которого соединен с К-входом второго триггера 3 и с 1-й К-входами триггера 5, инверсный выход подключен к I-входу первого триггера 2, прямые выходы третьего 4 и четвертого 5 триггеров подключены соответственно к первой 6 и второй 7 выходным шинам.

Устройство работает следующим образом.

На шину 1 поступают входные импульсы. Пусть в исходном состоянии все триггеры находятся в нулевом состоянии. Тогда спадом первого входного и тульса триггер 2 переключается в единичное состояние, поскольку на I-входе присутствует уровень логической единицы с инверсного выхода триггера 4, а на К-входе - ур овень логического нуля с прямого вьгхода триггера 3. Спадом второго .входного импульса в единичное состояние переключается триггер 3, поскольку в этот момент на его I-входе присутствует ypOBein логической единицы с прямого выхода триггера 3, а на К-входе - уровень логического нуля с прямого выхода триггера 4, Спадом третьего з входного импульса триггер 2 устанавливается в противоположное состояние, т.е. нулевое, поскольку в этот момент на его I - и К-входах присутствуют уровни логических единиц с прямого выхода триггера 3 и инверсного выхода триггера 4 соответствен

5

0

5

0

5

0

5

0

55

но. При этом триггер 3 остается в предыдущем единичном состоянии. Спадом четвертого входного импульса в единичное состояние переключается триггер 4, поскольку на его I-входе в этот момент присутствует уровень логической единицы с инверсного выхода триггера 2, а на К-входе - уровень логической единицы с прямого выхода триггера 3, состояние которого в момент спада четвертого входного иктульса сохраняется, поскольку на его t- и К-входах в этот момент действуют уровни логических нулей. Спадом пятого входного импульса триггер 4 переключается в противоположное, т.е. нулевое, состояние, поскольку на его и К-входах присутствуют уровни логических единиц. Одновременно в единичное состояние переключается триггер 5, поскольку на его 1- и К-входах в этот момент присутствуют уровни логических единиц с прямого выхода триггера 4, а триггер 3 переключается в нулевое состояние, поскольку на его I- и К-входах присутствуют уровни соот. ветственно логического нуля с прямого выхода триггера 2 и логической единицы с прямого выхода триггера 4. Начиная с шестого импульса, работа триггеров 2-4 повторяется и в момент спада второго импульса на выходе триггера 4 триггер 5 переключается в нулевое состояние.

Аналогичным образом формируется второй полупериод выходной частоты на шине 7, при этом выходная частота на шине 6 в два раза выше частоты на шине 7, т.е. устройство обеспечивает дополнительный коэффициент деления на пять.

Выход устройства из запрещенного состояния обеспечивается не более чем за два периода входных импульсов .

Формула изобретения

Синхронный делитель частоты на десять, содержащий первый, второй, третий и четвертый триггеры, каждый из которых 1К-типа, тактовые входы которых подключены к шине входного сигнала, прямой выход третьего триггера соединен с 1-й К-входами четвертого триггера,отличающийся тем, что, с целью повышения помехо3 12989014

устойчивости и симметричности выходно-триггера и с К-входом первого триггего сигнала при одновременном повышениира, I-вход которого соединен с инбыстродействия, прямой выход первоговерсньгм выходом третьего триггера,

триггера соединен с f-входом второго. прямой выход которого соединен с

триггера, прямой выход которого со-5 К-входом второго триггера, I-вход единен с К- и R-входами третьегос инверсным выходом первого триггера.

Изобретение относится к импульсной технике и может быть использовано в скоростных трактах деления частоты, например, синтезаторов частот. Цель изобретения - повьппение помехоустойчивости - достигается за счет уменьшения времени выхода из запрещенного состояния. Другой целью является повышение симметричности выходного сигнала. Устройство содержит шину 1 входного сигнала, подключенную к тактовым входам триггеров 2-5 I К-типа, выходные шины 6 и 7. При этом выходная частота на шине 6 в два раза выше частоты на шине 7, т.е. устройство обеспечивает дополнительный коэффициент деления на пять. Выход устройства из запрещенного состояния обеспечивается не более чем за два периода входных импульсов. 1 ил. г С € ГО со 00 со