Устройство для кодирования информации Советский патент 1987 года по МПК H03M13/05 

Изобретение относится к системам передачи информации и может быть использовано для защиты дискретной информации, передаваемой по каналам связи, от ошибок.

Цель изобретения - упрощение устройства путем исключения регистра кода полинома, блока выбора старшего разряда полинома и элемента ИЛИ.

На чертеже представлена структурная электрическая схема устройства для кодирования информации.

Устройство для кодирования информации содержит блок 1 памяти, К-раз- рядный регистр 2, блок 3 элементов И многовходовой сумматор 4 по модулю два, регистр 5 сдвига, ключ 6, блок 7 управления.

Устройство для кодирования информ ции работает следующим образом.

Перед началом кодирования двоичные сигналы PU (,2...K), соответствующие значениям коэффициентов обра- зующего полинома Р(х) циклического кода и записанные в блок 1 памяти, представляются в К-разрядном регистре

2в виде К-разрядного двоичного сигнала. Каждый разрядный двоичньш сиг- нал Рц.. (j l ,2,. . .К) поступает на первый вход соответствзпощего элемента И блока 3 элементов И и обуславливает

дпя заданного образующего полинома Р(х) прохождение разрядных двоичных

сигналов S , . (j l ,2.. .К) регистра 5

1

сдвига на многовходовой сумматор 4 по модулю два, т.е. элементы И блока

3элементов И перемножают разрядные

(; 1

сигналы S ц. j на Р(. |И образуют двоич- iftie сигналы V Р.. S|,.. (j , 2, . , К),

которые суммируются по модулю два между собой.

(zi

Чт-г 8m-i® 1 к-1 S,. §м-1© РК-

-g, © PK-I . . . © PI PO S g,@PK-iq2 © ... ® P, q, ® Poq.i

g.

K-1

SK-,®

go®P,., q, ®

PI e pp s 35P,qKM®PoqK

Таким образом, по входу поступления информационных двоичных сигналов g . (,2,...m) происходит их деление на К-разрядный двоичный сигнал К-разрядного регистра 2. Образовавшийся на каждом такте деления двоичПеред началом кодирования регистр 5 сдвига находится в.исходном нулевом состоянии. Его разрядные сигналы

S и двоичные сигналы V . К-)KL-J

блока 3

элементов И равны нулю.

Во время кодирования информационные сигналы g. (,2...m; m К) поочередно поступают на один из входов многовходового сумматора 4 по модулю два, являющегося входом устройства, и на каждом такте i (,2...m) своего поступления суммируются с дво- ичными сигналами . (j l,2...K) элементов И блока 3. В результате этого на выходе многовходового сумматора 4 по модулю два образуются двоичные сигналы q . ( , 2,. , .m) . На первом

о

5

о

0

5

такте двоичный сигнал q

tn-1

на выходе

многовходового сумматора 4 по модулю два равен первому информационному двоичному сигналу g , т.е. q 2

(п-л Ь .,

После первого и последующих тактов по сигналу, поступающему синхронно с информационными двоичными сигналами с первого выхода блока 7 управления на сдвигшощий вход регистра 5 сдвига, двоичные сигналы q . (1 1,2,,-,.га) через замкнутый во время их образования ключ 6 вводятся в этот регистр и, сдвигаемые на каждом последующем также на один разряд, образуют разрядные двоичные сигналы

S ц.: (j l J2, „ . .К) этого регистра, оп (il ределяемые как S - .j, i

1,2,.,.m.

Эти сигналы поступают на вторые входы блока 3 элементов И и участвуют при образовании последующих двоичных сигналов на выходе многовходового сумматора 4 по модулю два.

S

О

. © PI PO S P, q, ® Poq.i

PI e pp s 35P,qKM®PoqK

ньй сигнал q. (,2,...m) на выходе многовходового сумматора 4 по модулю два является двоичным сигналом частного от деления этих сигналов и по окончании каждого такта вводится в регистр 5 сдвига и запоминается в

3

течение последующих К-тактов.

После окончания т-го такта К число последних двоичных сигналов находится в регистре 5 сдвига и в дальнейшем участвует при образовании проверочных двоичных сигналов г. (i

1,2,.,.К), в течение дополнительных К-тактов.

Начиная с m+1-ro, т.е. первого дополнительного такта, по сигналу, поступающему с второго выхода блока 7 управления, ключ 6 размыкается, обратная связь прерьшается и поступление двоичных сигналов с выхода мно- говходового сумматора 4 по модулю два на информационный вход регистра 5 сдвига прекращается. По окончании этого и последующих тактов, по сиг Р,., SV.®P,.,

РК., Яо ©Рк-гч ®

р с {« GJ р Q ti) ff

К-Ч И.-1 K-i

Ру,- q с, @® Р. q

К-1

к-г

30

- р о Ч ( р с Ч ) (ЗЛ о . к.1 к-1 .-г°

. Эти сигналы поочередно снимаются с выхода многовходового сумматора 4 по модулю два, начиная с m+I-такта в течение дополнительных К-тактов.

Формула изобретения

Устройство для кодирования информации, содержащее последовательно соединенные блок памяти, К-разрядный регистр и блок элементов И, а также блок управления, отличающееся тем, что, с целью упрощения устройства путем исключения регистра кода полинома, блока выбора старщего разряда полинома и элемента ИЛИ, вве35

40

Редактор И.Касарда.

Составитель ;.Осмоловский

Техред Л.СерДюкова Корректор Л.Пилипенко

Заказ 3399/55 Тираж 901Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4

3272954

налу, поступающему с первого выхода блока 7 управления на сдвигающий вход регистра 5 сдвига, осуществляется сдвиг содержимого этого регистра на один разряд. Разрядные двоичные сигS K-j (j l 2,. . .к) этого регистра.

дополнительном

налы

определяемые на i-м

такте как

sj, (,2,...К)

поступают на вторые входы блока 3 элементов И, на первые входы которых постоянно поступают разрядные двоичвыхода

ные сигналы Р.- (j I,2,...K) с К-разрядного регистра 2.

Выходные сигналы г. (,2,...R)

@Р,

определяются как

(S

РлЗ о 5 о

..,(±)Р, S , ® P,S f Poqo.

дены последовательно соединенные многовходовой сумматор по модулю два, первый вход которого является информационным входом устройства, выходом которого является выход многовходо- вого сумматора по модулю два, ключ и регистр сдвига, при этом выходы блока элементов И подключены к соответствующим входам многовходового сумматора по модулю два, а первый и второй выходы блока управления подключены соответственно к управляющему входу ключа и сдвигающему входу регистра сдвига, выходы которого подключены к вторым входам блока элементов И.

Изобретение может быть исполь-. зовано для защиты дискретной информации от ошибок. Цель изобретения - упрощение устройства путем исключения регистра кода полинома, блока выбора старшего разряда полинома и элемента ИЛИ. Устройство содержит блок 1 памяти, К-разрядный регистр 2, блок 3 элементов И, многовходовой сумматор 4 по модулю два, регистр 5 сдвига, ключ 6, блок 7 управления. 1 ил. (Л С оо to СП