Сумматор последовательного действия Советский патент 1960 года по МПК G06F7/50 

Известные сумматоры последовательного действия, содержащие два полусумматора, в которых для реализации логических и усилительных функций применяются ферритовые сердечники и диоды, используют двоичную систему счисления, а каждый разряд информации хранится в одном торе (иногда в двух или трех торах).

В предложенном сумматоре реализация алгебраического сложения

в троичной системе (1,0, 1) и сокращение оборудования на единицу информации достигнуты подключением входов 1 и 1 слагаемых к соответствующим входам схем совпадения и ко входам схем компенсации.

На чертеже показана схема служащего для сложения двух чисел сумматора последовательного действия на логических элементах, выполненных на двух взаимно скомпенсированных ферритовых сердечниках и диодах.

Он состоит из двух полусумматоров У и 2. Ко входам сумматора подключены буферные элементы 3 м 4.

Каждый полусумматор состоит из схем запрета 5 и б; 7 и 5, схем попарного совпадения 9 к 10 для получения переноса и собирательных схем 11 и 12 для получения суммы.

Выходной сигнал переноса с полусумматора / задерживается для совпадения во времени с сигналом переноса полусумматора 2 двумя последовательно включенными инверторами 3 и 14, выход последнего -ИЗ которых подключен по входу полусумматора 2 через собирательную схему 15, к которой также подключен выход переноса полусумматора 2. В случае, когда из первого и второго полусумматоров приходят совпадающие по времени и противоположные по знаку сигналы переноса, на входе схемы 15 происходит их взаимная компенсация. Одновременного поступления из обоих полусумматоров единиц переноса одного и