Делитель частоты с дробным коэффициентом деления Советский патент 1987 года по МПК H03K23/66 

1,347184

Изобретение относится к импульсной технике и может быть использовано в синтезаторах частот,

Цель изобретения - уменьшение побочных гармоник в выходном сигнале при изменяющейся частоте входного сигнала.

На чертеже приведена электрическая структурная схема предлагаемого делителя.

Делитель частоты с дробным коэффициентом деления содержит первый 1 и второй 2 блоки задания кодов, выходы которых соединены соответственно с первой и второй труппами входов сумматора 3, выход переноса которого соединен с входом запуска триггера 4, выход которого соединен с первым входом элемента И 5 и через элемент 6 задержки с входом второго блока 2 задания кодов, входная шина

7соединена с входом первого блока 1 задания кодов и с входом умножителя

8частоты, выход которого соединен с вторым входом элемента И 5, выход последнего соединен со счетным входом счетчика 9 импульсов, вход предварительной установки записи которого соединен с выходом элемента 10 сравнения Кодов, первая группа входов которого соединена с первой группой входов сумматора 3, вторая группа входов - с выходами сумматора 3 и с информационными входами счетчика

9импульсов, выход которого соединен с выходной шиной 11 и входом сброса триггера 4. Блоки 1 и 2 задания кодов могут быть выполнены в виде переключателей или регистров хранения. Умножитель 8 частоты может быть выполнен в виде генератора импульсов с кольцом фазовой автоподстройки частоты и содержать непосредственно управляемый генератор 12 импульсов, выход которого соединен с выходом умножителя 8 частоты и через делител 13 частоты импульсов с первым входом фазового детектора 14, второй вход которого соединен с входом умножителя 8 частоты, выход - через активный фильтр 15 нижних частот с входом управляемого генератора 12 импульсов , Коэ4)фициент умножения такого умножителя частоты определяется коэффициентом деления делителя 13 частоты импульсов, который выбирает ся равньпу величине а.

Делитель частоты с дробным коэффициентом деления работает следующим образом.

Перед началом работы в сумматоре 3 при помощи блока записьгаается число Ь, счетчик 9 и триггер 4 устанавливаются в нулевое состояние,

8процессе работы импульсы входной 0 частоты ffl, с шины 7 поступают в

блок 1, Каждый такой импульс записывает в сумматор 3 число а на вычитание. Таким образом, показания сумматора -3 последовательно принимают

5 значения Ь-а, Ь-2а, Ь-За,,.., При поступлении I-го импульса имеет место соотношение dj .B этот момент срабатьшает элемент 10 и в счетчик 9 записывается разность ,

0 С поступлением (+1)-го импульса число b-(i+1)a, записанное в сумматоре .3, становится отрицательным. При этом на выходе переноса сумматора 3 появляется импульс, который уста5 навливает триггер 4 в единичное состояние. В результате выходной сигнал триггера 4, прошедший через элемент 6, при помощи блока 2 записывает в сумматор 3 число b на суммирование.

0 В результате показания сумматора 3 становятся 2b-(i+l)a, Одновременно с выхода триггера 4 на элемент 5 поступает разрешающий потенциал,

2g Число, записанное в счетчике 9, представляет собой остаток от деления Ь/а и определяет тот промежуток времени, на который необходимо задержать выходной импульс сумматора

40 3 с целью обеспечения Стабильности частоты следования выходных импульсов устройства. Так как выходная частота умножителя 8 в а. раз больше входной частоты, то эта задержка

45 осуществляется путем подачи выходных импульсов умножителя 8 через элемент 5 на счетчный вход счетчика

9до его обнуления. При этом на его выходе появляется импульс, поступаю50 Щий на шину 11. Последовательность . чисел, записьшаемых в счетчик 9 с выхода сумматора 3, определяет те промежутки времени, на которые необходимо задерживать выходные им55 пульсы сумматора 3. В процессе работы устройства выходные импульсы счетчика 9 возвращают триггер 4 в исходное состояние, закрывая тем самым элемент 5.

3,3471

Таким образом, поступлению каж - дьпс Ь импульсов на эход сумматора 3 соответствует а выходных импульсов сумматора 3 и счетчика 9. Следова- ,с тельно, частота следования выходных импульсов счетчика 9 равна

BMlk

«

.§.

b

Формула изобретения

Делитель частоты с дробньм коэффициентом деления, содержащий пер- вьй и второй блоки задания кодов, выходы которых подключены соответ- ственно к первой и второй группам входов сумматора, выход переноса которого соединен с входом запуска триггера, элемент задержки, счетчик импульсов, элемент И и входную и выходную шины, отличающий- с я тем, что, с целью уменьшения

с

0

5 0

84

побочных гармоник в выходном сигнале, в него введены умножитель частоты и элемент сравнения кодов, первая группа входов которого соединена с первой группой вхЪдов сумматора, вторая группа входов - с выходами сумматора и с информационными входами счетчика импульсов, вькод - с входом предварительной установки счетчика импульсов, выход которого соединен с вькодной шиной и с входом сброса триггера, выход которого соединен через элемент задержки с входом -второго блока задания кодов и непосредственно с первым входом элемента И, выход которого соединен со счетным входом счетчика импульсов, второй вход - с выходом умножителя частоты, вход которого соединен с йходом первого блока задания кодов и с входной шиной.

Изобретение может быть использовано в синтезаторах частот. Цель изобретения - уменьшение побочных гармоник в выходном сигнале при изменяющейся частоте входного сигнала. Делитель частоты содержит блоки 1 и 2 задания кодов, триггер 4, сумматор 3, элемент И 5, элемент 6 задержки, счетчик 9 импульсов. Для достижения цели в устройство введены умножитель 8 частоты, включающий генератор 12 импульсов, делитель 13 частоты, фазовый детектор 14 и актив- ный фильтр 15 нижних частот,а также элемент 10 сравнения кодов. 1 ил. (Л со 4 -vl 00 1