Адаптивное восстанавливающее устройство Советский патент 1987 года по МПК G06F11/18 

1П

Изобретение относится к явтома- тике и вычислительной технике и может быть исполь эовано для построения надежных цифровых устройстп,

Цель изобретения - повьпиение надежности устройства.

На фиг. 1 приведена функциональная схема устройстваJ на фиг. 2 - функциональная схема узла приема и фиксации отказов; на фиг. 3 - функциональная схема адаптипного последовательного порогового блока, на фиг.4 функциональная схема блока синхрони- зации; на фиг.5 - таблица состояний; нз фиг. 6 - временные диаграмм работы блока синхронизации.

Устройство (фиг. 1) содержит 1 приема и фиксации отказов, адаптгр ный последовательный пороговый блок 2, блок 3 синхронизации, устройство имеет информационные входы 4/ - 4н, вход 5 строба приема данных, первого 6 и второго 7 рабочих стро- бов Т1, Т2, вход 8 начальЕЮй установки, информационный выход 9, пыхо- ды состояния 10, строба сопровождения 11, разрешения приема данных 12, информационный выход 13 узла 1, кон- грольный выход I блока 2, упраЕ Ля/ - щий пыход IS nji.jic f 3, тактовый вых; Д 16 блока 3.

Узел при(.. мп и ф;;1 . лции отказов (фиг. 2) содержит пс рнью элемоггь И 17, НЕ 18, гн рпглй 19 и пторой 20 сдвигакицие регистры, сумматор 21 по модулю два, с второго по четвертый элементы 22 - 24, первые элемен- T1.I ИЛИ 25 и счетчик 26, второй эле- мент HJTVi 27.

Адаптиг-нш последовательный пороговый элемент (фиг. 3) содержит втб- рой 28 и третий 29 счетчики, дешифратор 30, третий 31 и четвертый 32 элементы ЯПИ, пятыуТ элемент И 33, первьй элемент 34, второй элемент НЕ 35. Число разрядов счетчиков (т+ 1 ) 1 о g п.

Второй счетчик является счетчиком по модулю п. Дешифратор 30 имеет п выходов, элемент ИЛИ 31 - п/2 входов Блок синхрсшизации (фи . 4) содержит пятый элемент ИЛИ 36, одновибра- тор 37, шесто ;. темент fL IH 38, пер- В1.й триггер 39, с( элемент ИЛИ 40, ВТОР11Й триггер 41, первый элемент И-НК 42, чотпсртый счетчик 43, второй элемент И-11К 44, второй

MetJT ИJIИ-tlF. 4), шестой :6 и седьм.; ; 4/ элементы И.

Ус .тройство раРста. следующим обVJrt lOM .

Но сигналу 1,тглльиой остановки производится угтанйГ -:а (. .нтон памяти узла 1 , Олока и блока 3 f.iin хроиитации,. При этом у ьте i pa-jpe- шлется выдача i :i Г даинь х, полученных со . х и-| ;;:,фмгли п;-п:1иК рходоп. В блоке 2 усгянанлнваетсь порог срабатыБа :1.и Г (при п входных каналах и не-.етиом п П(п+)/2). В блоке синхронизации iss ныходе. 12 разрешения приема даннь Х устанавливается нулевой (активный) уровень сигн.ч-ла, на ыходе 11 строба сопро- форм-1рук)тс-.; холостые стробы сопро с кдепия,

По стробу tj 1 на пходе 3 производится прием дан;1ых в yjeл 1 . Этим же cTpof OM устаь ая-Г1чнается текущее значение порога fVnriia , Строб С 1 по- ( тупяет ocifrtxpoiiiio с рабочими стро- б.чми, :io3TornV 6 юк синхронизации обеспечиьгчет сииг ронипапию с рабочими CTpofiaf-ui и на тактовом выходе начинает ()и,т|ь си1 нал1, циклического слттга ;1. я узел 1 на 1 ы:чо. 1 i , /j-MiHi, - на пход :ic-K, : i ып то i;;;er ;..- ппро. . - четчика унакь- iMnCTC к н л ejiHHMip .

Bji. iK i ciiMxpfiii ; ,::н .читаеч число сдвигот , о ныгюкиггипю п сдвигов тактовый пь:хо;; блок;- , , :--гея .

Блок 3 си)хронизац :и анализирует контрольный выход 14 блока 2, если сигнал на нем равен 1, то имеется критическая ошибка и 1 еобходи П)1м дополнительный цикл ада, ;тдции. В противном случае формируются адаптивные уровни сигналов на выходе 11 строба сопровождения и выхода 12 разрешения приема данных. Никл работы ,чи- нается.

При об 1аруж(- .ии критг ческой oiiin6- ки актив1 ыр. yp :jiHH сигналов на в .гхо- дах 12 и 1 Не ,Ьормируются, iuioi: 3, с ii( ;)); на и11-твлй)ошем пыходе 1 ,:)мирует епин :I l Й сигяг п опо- г- , а1 1и;1 й учел 1 о иаччле цикла адаг- 1пли. Узел 1 6;iov-jipyeT свой инфор- гииюиный выход, в результате на ны- ходе 9 в течениг; всего чикла сохра- .чяется сформип(;т1л. ранее ныходной

rjiJ Hn. f..

,1

do TaKToBhfM сигналам с гин- хрояи л.тчии даии|,1е в у- ле 1 eur ,-i циклически двигаются, при )Т(1м они сравниваются с результирующим r.Miпа-лом с иыхода 9. Учел i блоки-р ;-i j :i Ooi дьух откатлв1 их к;1и;1:г -п .,;

У.ОДНЬН: сигналы KnrOP .iiX yMiK lnyi H .:

формировании сигнпла критичс :KI .-,, . Одиопремеино yripanjuiioijn;- си.иа-пом С имхода 15 умсшлп;-; ..- IM

еДИНИ 1У порог блока 2 и бЛ(ЬЦГ;у(: ТС Ч

си -н;и1 критической ошибки. После :j:i- вершения п тактов сдвига блок синхронизации формирует активные уровни сигналов разрешения приема и строол сопровождения. Цикл работы чакаичи- вается.

В дальнейшем с появлением ноных критических ошибок они обрабл1ынают ся аналогично. Когда на очередном таге адаптации порог блока 2 снизится до двух, то контрольный блока блокируется. На выходе 10 состояния блока 2 формиру --тся нупевой сигнал, сообщаюш 1й, что устройство iit-peiiLiio в неадаптивный режим patioTfi с выходной функцией 2 из 3. Последукициь отказы устройства не выявляются, отка- устройства не Олокируютгя.

Узел ,;пиемл и фик.дкии отг-аяон работает след юи лм .:|Гм1а;111М.

Но сигналу . | )й устл: .пкп оба регистра сбр асыплются, )г; уьраи- ляющек лходе 15 устананли)(И1 ; н нулевой сигнал, которглй ,ic I tae.T счетчик 26, последний блокирует ими вькодными сигналами члемеит И 23 Первый регистр может работать }з режн,-1е параллельного ввода, либо последовательного сдиига вправо, второй регистр - только во втором режиме.

По стробу приема С 1 данные по входам D4 -Dn поступают нпервый регистр. Далее с поступлением тактовых сигналов на вход 16 по положительному перепаду этих сигналов coaepKiiNioe регистров циклически сдвиг ается (за счет подключения выходов QM к входам -Dj. ). По отрицательному перепаду Тактового сигнала для сдвига данных содержимое ячейки Qn первого регистра выдается на выход 13 (нулевые сигналы с входа 15 и с выхода Q, второго регистра не блокируют элемент И 22).

В цикле адаптации на управляющем входе формируется двоичный сигнал, который записывает код три в счет

(1

0

5

5

Г/

чик 2 т и JifiKnvyi -ijjU mnH 1ы:, 1 ;; .ч .1

: .Mxnj 1 , II у С Ь г-1

;i иернг Т1 м I I

. i н.,1г. ( iiaib : , . :: . , : Г . И 1 ; } . .1-П1Ч1

.( н

;: . и : Р1 iM.-iji.i : т с тч.: - . fVV - 1 4Vi ч ( ч ; i, xri/l : -.л г r yi.;i- 1 Hii i , Ki ли же

110ПМ1Г1)

|..я , то

;ili; аК i 11 1 чик

- и 1-)Ч М, in ,

. :; -ixoji ,1г

FU iX i:j, ll Mf , I

с;.и11И пи-11 ciii iiaa ьо (монты и . 3, 2 i пг11-л донатс.11ьно р,Т1(1.ч)КИ11у10 гся (iipi нулевом гшиале на 11.1ходе irroporn истра) . Отри- nareiiiiHsiM перепадом тпктопого сигнала ( олс;ржимоо счетчика уме .ы; ;К тся на ециницу, а по положмте.чьному перепаду на пход HTojuM o регистра поступает единица.

один цикл адаптации только два нуля но втором регистре заменяются на единпц,. 1рп третьем сигнале нес(ММ1лления на иыхолс тлсмеит; 21 к моменту iU)JUv/f;nTejibHoi о перепада так- Toiu)ro сигнала счетчяк 26 устананли- пается в иул1) и блокирует элемент И 23.

Входные каналы, лля которых соот- т етстпую1;|,ие разряды второго регистра угтакоилен I и ;:пп;;у, и;ч pafu Td: :- .с.-- лан),;К)Т . ч . i;ii)nii::v м аии.и НЬГ ОДНЫА гигналоп 13 С линич ии ра.,1 итого- Гч1 penu Tjvi 1м1О1:и11ун1 г члемгл И 22,

Uin ofiei-ur iei iui г-i| la,:; ной раооты .кадюржки млемрчг Н:- . 11 д.олжна превы- шат}, ;задержку 1/ ма. пнтервал, дос- таточныи для присм 1 д.анных по входам 4.

Блок 2 работает следующим образом.

Сигналом ;;ач; и1Ы10 1 угтаног.кп в третий счетчик 29 ч.июглтся код, набранный на входах. )дст . По стробу приема на входе i coдfc:Jlжи oe счетчика 29 переписывается в считчик 28. 11оложптельн1.1мп nhniyjibca.Mn на входе; 13, совпад;ио1 и1ми с тактовыми сиг налами, содержимое счетчика уменьшается на едп)и1цу, когда сигнал признанного исправн1)м 1 хс1дно1О кан;ша ранен едпнуп1е.

В таблице (фпг. S) прииеден пример для , пска -ллп л глй фс-рмирова- иие выход1юго си1-иа.;к1 п сигнала критической ошибки 1Г|)И i-.ii a.HMibix состояниях счетчика 28, ра ччлх . Вследствие того, что iii -iiiisn 11гка ов уст- POJICTH являются opj;H- a-,,i, с накогшением отказов изменение конечных состояний гчотчика происходит D направлении стрелок, показанных в таблице. Как только достиг ается состояние критической ошибки (отмечены звездочкой), два канала отключаются и блок 2 работает по таблице с начальным состоянием 3. Работа в режиме 2 из 3 ведется без формирования сигнала критической ошибки.

После завершения цикла сдвигов состояние счетчика определяется числом единиц, поступивших на вход -Г Как следует из таблицы, возбуждение любого из выходов дешифратора О, ()-(п-1) соответствует принятию решения о единичном выходном сигнале который снимается с выхода элемента ИЛИ 31. Если возбуждаются выходы О или 1 дешифратора, то устанавлипа- ется сигнал критической ошибки на выходе 14. Перевод устройства п режиме адаптации установкой в единичное состо5гние входа 15 настройк, нь.- зывает блокировку сигнала на Г1ыходс- 14 и уменьшение содержимого счетчиКа 29 на единицу. Как только порог блока 2, хранящийся в счетчике 29,уменьшается до двух, то на выходе 10 формируется .(упевсй г;игнлл, этим же сигналом блокируется Г)ыход 14, этап адаптивной работ, з.,.клн 1ивартся.

Блок 3 c iiixponn -, i:: ,in раОотлет слг дуюаи1м обра)ом.

По сигналу и,1чп 1М1С И установки триггеры 39 и 41 сбрпсываются п нуль. На упрагзляющсм ныходе 15 и тактовом 16 устанаплииаются соответственно нулевой и единичный си1 налы, на выходе 2. разре11;ония приема дан- ых - нудев-5Й (активнь и) сигнал. На вьгходе 11 пермолически по в торому рабочему стробу тюяпляттся стробы Сопровождения.

Рассмотрим диаграмму работы блока приведсг{ную на фиг. 6а - начало работы блока. Стробом приема на входе 5 устанавлипается счетчик 43 и запускается одновибрлтор 37, длительность сигнала которого больше периода следования вторых рабочих стробов на входе 7. Тогда по отрицательному перепаду очерс/июго строба Т2 триггер 39 устанавлиплется в единицу, снимает блокировку .(лемента ШШ 38 и блокирует элеме1 т 1С1И 40. Последуюйи1е первые рабочие- стробы }1ачина1от поступать на (1,ч 1 г.ыход 16 блока и на

.

48837

вход

10

15

20

-1 счетчика 43., После прохо; - дения первых раОочих стробов счетчик 43 устанавливастсп в нугть. Если сигнал критической отибки на входе 14 ранен нулю, то -элемент И-11Е 42 блокирован, а через зле-меит ИЛИ 36 разрешается прохождс-иие рабочего стро-- ба Т2 (фиг. 6б). 04( per;tibiM стробом Т2 триггер 39, под отсяпенный по нхо- ду К сигналом с -злемснта ЙЛИ--НК ч5, сбрасывается в ну;1т,, Элемь;нт RITH 38 блокируется,- а злр..,рлт щ i,Q разблокируется, на вы:;с1де 11 формируется строб сопровождения, а на выходе 12 уста {явливается низкий уровень сигналя разрешения приема. Цикл работы заканчивается.

ЛилгГ Змма работы блока 3 при наличии критической ошибы; полазана на фиг. 6в, г. После эавериения цикла рлботьг счет ич сигнал критической ошибки блокирует элемент ИЛИ 36 и снимает SJIOKVPOBKY элемента И-НЕ 4i:, поэтому очррслнь.м стробом Т2 счотчи) устаиаили ае гся в начальное гостояни, а трИ1 T-ej; 1 - и единичное со( т ояние, пореподч в это состояние и упрпвляю1ци11 рыход 15. Элемент -jg Ш1И за остается IM- локированным,

чере:1 и ,|ход 16 и вход

,час: а tiHKj адап;чгтч1-1ка 43 в нуль

if4iilia;;T 3 , Во

к Г: И Т i Ч е С К о и сбрасыпаетгя в )|улъ, и результате элемент И-НК 42 блокируется, а с элемента ИЛИ 36 блокировка снимается, Очередным стробом Т2 сбрасываются тр1 ггеры 39 41, формируются CHrHajt рачрошения приема и С7 ро0 сопровождения. Цикл работы заканчивается.

)

(1

г 1 рГ|С;ь Т1 iipr.xo/uri- г плю 1 ия такт ры) - гчс; I , . та ;ии. У т.1Яоиком : никл -JiaiiTauifH :,i.., время цикла Ч1ги 1Л

Формула изобретения

1. Адаптивное мосстанавливающге устройство, соде11жа1ич е узел приема и фиксации отказов, первые информа- ц юнные входы которого подключены к им формациони 1м вxoд. устройсмвя, а KHci op 1а;1ИО П 1.1й выход соединен с ин- 41Ормяиио;-1:чым входом адаптивного по- допательно1-о порот о.чого блока, ь/.олы строба приема данных узла при- v Mn и Ш кслции отказом и адаптивного утсзгледовательного поиогогого блока ,лключсчы к входу i- ipLir a ;;aii:iNX устройства, ,мацион 1Ь 1Ч

11

выход адлптирмого погледо.ма-i tJi.h : г: порогового fuioKa соединен ..ч ti::r ; i- иноннмк вых.одом устройстна, о г i чающее ся , что, с це и « попь и1С чия надежности устрш и тьл, -, Kei o рнецен блок синхрони- . ;1ии. ssv.,: стр.: (-а приема данных, pxo;u.f i .;, и DTopoio рабочих строб й и .н чальной устаноьки которого (iorvb. чены к соответствующим BxoriaM vc vpriii стаа, контрольный вхгхц блок.-1 ;.ии-- уронитзкии соединен с кон грот,иым выходом адаптивного последопателглш- го порогового блока, управляющий тактовый выходы блока синхронизации подключены к соответствуюгцим входам узла приема и фиксации отказов, яы- ходы разрешения приема данных и гтро ба сопровождения - к соответгтнуюпшм выходам устройства, а управляющий выход - к управляющему входу адаптивного последовательного порогового блока, информационный выход которого соединен с входом настройки утла приема и фиксаг;,ии отказов, пкод iia- чальной установки - с входом начальной установки устройства, а выход состояния - с cooтвeтcтвyющи i выходом устройства.

2. УстпойсТЕо по а. , о т и и - члющееся тем, что учсгг при ема и фикг, от ;-1чов г,)дг р.гч т тч р-вый и втором СДВИ1 акм:1 - Г PIMII; т ri;, ,

первый, второй, третий и че ; п р- -ми элементы И, первый инвертор. . (- тор по модулю два, первый и v-торой элементы ИЛИ, первьш счетчик, входы параллельного ввода первого регистра подключены к информационным входа. узла, первый вход режима - к ш; , логической единицы, второй вход режима - через первый инвертор к входу строба приема данных и первому входу первого элемента И, выход старшего разряда - к первому входу сумматора пр модулю два, прямому рходу второго элемента И, к собственному входу последовательного ввода со сдвигом вправо, тактовый вход - к выходу первого элемента И, второй вход которого соединен с тактовым входом узла, тактовым входом второго регистра, первым инверсным входом второго зпе-- мента И и инверсным входом третьего элемента И, вход начальной угтанов- ки первого регистра подключен к со- отиетствующим входам узла и второго регистра, первый и второй входы ре

, c, ; 6 Q

Ч

Ъ

1;

5

17Я

.ч к .. Т югг:) HI ,n,f; чючсчы ut T - ; -;: )ii- к -- нам -.г . р;1имииь: г. : 1 1Г1Г Г. И о , пь1Х :1д ,г,чр:; е 1 о раз рчда niii i Mo f второму I ч opfU iMy i xoii; ;о ) ii Mi i -;-,: М, I;.: i-t-.pr lii- .r, ч ; м - ч м:. т.ч И и ;i; -o:: . :.i ( i- Чгri .чемен- 1Я illlli, fM-.i-xoii ктг.р.чо ;-1- jiifi r и с т.ходом nof.ni jiOHarriii, i -. i cfi

| :Г ИГОМ ВПрЯТ О РТ ЛГ Г fi Р 1 Г.. 1 рЯ , а НТО11ОЙ вход г ПрЧМЫ ri.xojlC M rPOl j-его элемента И и pi.:i4OM четверто о элемента И, первый и второй пряьвие входы четвертого элемента И соедине- соответственно с выходами сумматора по моду.пю два и второго элемента ИЛИ, первый и второй входь второго элемента ИЛИ соединены с выходами nepuoi o счетчика, первый и второй ин- формационнь;е входы которого подклю- чены к уровню лш-ической единицы, вход -1 - к 1эыходу третьего элемента И, тактовый вход и вход начальной установки к управляющему входу узла и третьему инверсному входу второго элемента И, выход которого является выходом узла, второй вход сумматора по модулю два соединен с входом нагтройки узла.

3i У строй; i 1, По if, -,0 т Л и л Ю Щ е с П . ЛДТПГИВ

пос; сдс нлте-Til-Hi,|: 11сгс) блок

.- ОД( Р,ИТ iJTOpon СЧ .;Т ЛЬ. вход - 1

Kfrropoi o 1П:лииен с миф. .рмйЦион;П)1м ьходс.м f)JiOK;, laKTor h .H вход - с входом строба прием; , ианш.гх блока, выходы с входами дешифратора, нуле- ной и старшие выходы которого, начиная с (п/2-t-l )--го, гоединены с входами третьего элемента ИЛИ, выход это- 1-0 элемента япл,четгя инфopмлциoнны(f выходолМ блока, третий счетчик, четвертый элемент ИЛИ, пятый эле1-)ент И, первый элемент ИЛИ-НЕ и второй инвертор, информационные входы третьего счетчика соединены с установочными входами блока, тактовый вход - с входом нач,альной установки блока, рход -1 - с упр;звля1оп им входом блока и инверсным I;Xl.пe питого элемента И, выходы третьего С1 етчика соединены с инфoг Ll 1 входами второго счетчика, ЕХОЛЬ; гичшого элемента ШГИ-НЕ, кроме ivroporo, подключены непосредственно к егогнетгтпующим выходам третьего сче 1 чякм, олин из выходов которого г.о;;к i чо1| через рой инвсрто) к пт рому тг- .одл первого

91

элемента ИЛИ-НЕ, выход которого соединен с выходом состояния блока и первым прямым входом пятого элемента И, выход которого подключен к кон трольному выходу блока, а второй пря мой вход - к выходу четвертого элемента ИЛИ, входы которого соединены с нулевым и первым выходами дешифратора.

4, Устройство по п. 1, о т л и - чаю. щееся тем, что блок синхронизации содержит одновибратор, первый и второй триггеры, с пятого по седьмой элементы ИЛИ,, шестой и седьмой элементы И, четвертый счетчик, первый и второй элементы И-НЕ, второй элемент ИЛИ-НЕ, вход строба приема данных блока подключен к первому входу шестого элемента И и через одновибратор - к первому информационному входу первого триггера, вход синхронизации которого соединен с выходом пятого элемента ИЛИ, ин.- версный выход - с первым входом шестого, а прямой- - седьмого элемента ИЛИ, установочный вход - с входом -начальной установки блока и первым входом седьмого элемента И, второй информационный вход - с вьпсодом второго элемента ИГП -НЕ и первым пряг-1ым входом первого элемента И-НЕ, второй

10

15

А8837 О

прямой вход которого подключен к контрольному входу блока, первому взголу пятого элемента ИЛИ, информационному входу второго триггера, инверсный вход - к входу второго рабочего строба блока, к вторым входам пятого и седьмого элементов ИЛИ, выход - к входу синхронизации второго триггера и второму входу шегтого элемента И, выход шестого элемента И подключен к тактовому входу четвертого счетчика,информационные входы которого соединены с вxoдa fи начальной установки блока, выходы - с входами второго элемента ИЛИ-НЕ, вход -1 - с тактовым выходом блока и выходом шестого элемента ИЛИ, второй вход которого соединен с входом первого рабочего строба блока, прямой выход второго триггера подключен к управляющему вы- ходу блока, инверсный выход - к первому входу второго элемента,И-НЕ,второй вход которого соединен с первым 25 входом шестого элемента ИЛИ, а выход - с цыходом разрешения приема данных , ныход строба сопровождения блока подключен к выходу седьмого элемента И.ПИ и второму входу седьмого элемента И, выход которого coenvjHeH с установочным входом второго триггегда.

20

30

Фиг. J

Г2

оlif

36

Т1

S осг

37

Г

Pf /(

R

J9

0

f

/

-0/2 -в/5

5«

1

/« 7

-- ffZ

t

фut.

Физ 5

}

б)

ги-ш or

PU8. б

Составитель Е.Ворсобина Редактор Н.Слободяник Техред А. Кравчук Корректор М.Пожо

Заказ А803/Д9 Тираж 670Подписное

ВНИИПИ Государственного комитета СССР

по делам итобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение может быть использовано в автоматике и вычислительной технике при построении отказоустойчивых устройств. Цель изобретения состоит в упрощении устройства и повышении его надежности. В устройство, содержащее узел 1 приема и фиксации отказов и адаптивный последовательный пороговый блок (АППК). 2, введен блок синхронизации 3. Устройство реализует алгоритм адаптации с отключением отказавших блоков, выходные сигналы которых поступают на входы ,1, по наличию критической ошибки. Под критической ошибкой понимается вектор ошибки с кратностью ошибки на единицу меньшей, чем порог срабатывания порогового элемента. Таким образом, от порогового элемента не отключаются резервные блоки, отказ которых не приводит к критической ошибке. Устройство по стробу приема на входе 5 принимает данные, затем по первым рабочим стробам на входе 6 данные циклически сдвигаются в узле 1 и последовательно поступают на ег о выход. Адаптивный последовательный пороговый элемент формирует выходной сигнал и оценивает кратность ошибки. Если кратность ошибки меньше критической, цикл работы заканчивается и на выходе 11 форт ируется строб сопроволудения, иначе начинается цикл адаптации, по которо; у данные еще раз циклически сдвигаются в узле 1, и два резервных блока дающих ошибку отключаются. Порог АППВ 2 уменьшается на единицу. По достижении порога, равного двум, на выходе 10 формиру-. ется сигнал режима 2 из 3, дальнейшая адаптация блокируется. 3 з.п. ф-лы, 6 ил. (Л со 4;; 00 00 -оП о 2