Синхронный делитель частоты Советский патент 1987 года по МПК H03K23/40 

Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах частот, хрони- заторах.

Цель изобретения - повышение коэффициента деления.

На фиг.1 приведена электрическая функциональная схема устройства; на

фиг.2 - временные диаграммы, поясняю- ю ты на 1К-триггерах полностью опредещие работу устройства.

Устройство содержит первый 1, второй 2, третий 3, четвертый 4 и пятьй 5 1К-триггеры, первьй 6, второй 7 и третий 8 элементы И, первьй 9 и второй 10 элементы ИЛИ, шину 11 тактовых импульсов, шину 12 сброса, шину 13 логической единицы и первую 14 и вторую 15 выходные шины, которые соединены соответственно с прямым и инвер- сным выходами пятого триггера 5, С- входы и R-входы всех триггеров соединены соответственно с шиной 11 тактовых импульсов и с шиной 12 сброса, шина 13 логической единицы соединена с К-входом первого триггера 1, 1-вход которого соединен с выходом второго элемента ИЛИ 10, первый и второй входы которого соединены с инверсными выходами соответственно четвертого 4 и, пятого 5 триггеров,, прямой, выход первого триггера 1 соединен с первыми входами второго 7 и третьего 8 эпе- ментов И и с I- и К--зходами второго триггера 2 выход которого соединен с вторыми входами второго 7 и третьего В элементов И, выход третьего элемента В И соединен с I- и К-входами третьего триггера 3, прямой выход

которого подсоединен к третьему входу Q Q,, Q,..., Q;- - выходы соответствую- второго элемента И 7, 1-вход пятого щих триггеров). При этом состояния

соединен

триггера 5 соединен с выходом первого элемгнта И 6„ нервьй вход которого соединен с К эходом пятого триггера 5 и с прямым выходом четвертого триггера 4, 1-вход которого соединен с вторым входом первого элемента И 6, с выходом второго элемента И 7 и с первым входом первого элемента ИЩ1 9, второй вход которого соединен с прямым вьжодом пятого триггера 5, выход - с К-входом четвертого триггера 4,

45

выходов становятся равными

Q,1; Q,0; , изменяются и состояния входов, они становятся равными

1

1,1; 1,0;

К,1; ; К,0; .

В результате, по следующему, вто-- 50 рому, входному тактовому импульсу по цшне 11 предлагаемьй синхронньй де-- литель частоты на Т.К-триггерах переходит в свое второе состояние (фиг.2

при )5 которое характеризуется При таком соединении элементов ло- gg следующими значениями выходов и вхогнческие уравнения для I- и К-входов всех триггеров синхронного делителя частоты на 1К-триггерахследующие:

., ,; .J (Q2Q ,

до s:

Q 0;Q 1;Q3 0;Q 0; Q5.0;

I,1;I,0;I,

K, 1;Kj 0;K, KS.O.

415

i5 i4Q4; К,

Ч If П V ч ( 1,

,VQ,; ,

где индексы у наименований входов I- и К- и выходов 0 соответствуют номеру триггера.

Устройство работает следующим образом.

Работа синхронного делителя часто

ляется логическими уравнениями для I- и К-входов триггеров.

По сигналу Сброс, поступагацему в виде импульса перед началом работы устройства по шине 12, все триггеры 1 - 5 устанавливаются в исходное состояние. В этом случае (фиг.2, при ) состояние выходов предлаг аемого устройства

Q,0; Q,0; .

Ha основании логических уравнений для IT и К-входов триггеров 1 - 5 устройства состояния входов следующие :

1,1; 1,0;

К,1} K,0f .

Поскольку триггер по последующему входному тактовому импульсу на тактовой шине 11 (фиг.2а) при и не изменяет своего состояния, при и переключается в противопоожное состояние, при и пере- к.пючается в состояние логической 1, а при и в состояние логического О, то по первому входному тактовому импульсу на шине 11 триггер 1 переключается в состояние логической 1, а триггеры 2-5 не изменяют своего состояния (фиг.2, при

выходов становятся равными

Q,1; Q,0; , изменяются и состояния входов, они становятся равными

1,1; 1,0;

К,1; ; К,0; .

В результате, по следующему, вто-- рому, входному тактовому импульсу по цшне 11 предлагаемьй синхронньй де-- литель частоты на Т.К-триггерах переходит в свое второе состояние (фиг.2

до s:

Q 0;Q 1;Q3 0;Q 0; Q5.0;

I,1;I,0;I,

K, 1;Kj 0;K, KS.O.

313

Рассматривая и далее таким же образом работу синхронного делителя частоты на 1К-триггерах, получают все состояния выходов и входов каждого триггера 1 - 5 при всех i, которые приведены на фиг.2 При поступлении двадцать четвертого импульса выходы- триггеров имеют следующие состояния :

Q,0;

Q,1; Q,i; ,

состояния входов равны

I, I,,Q,0; I,Q,

K.I; ,

0; K,Q, 1 ; . При данных состояниях входов по приходу двадцать пятого тактового импульса по шине 11 свои состояния изменяют только триггеры А и 5, а триггеры 1 - 3 не изменяют своего состояния, т.е. выходы триггеров принимают следующие значения: Q,0; Q,0; .

. Следовательно, синхронньй делител частоты на 1К-триггерах возвращается в исходное состояние, затем при непрерывном поступлении тактовых импульсов по шине 11 начинается новьй цикл работы, которьй повторяется через каждые 25 импульсов на шине 11.

Формула изобретения

Синхронньй делитель частоты, содержащий первьй, второй, третий, четвертый и пятый 1К-триггеры, С-входы и R-входы которых соединены соответ

Фмг..2 Составитель А.Соколов

Техред М.Ходанич

Заказ 5714/55Тираж 900. Подписное

ВНИИПИ Государственного комитета СССР .

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

0

5

5

0

0

5

ственно с шиной тактовых импульсов и с шиной сброса, 1-вход второго IK- триггера соединен с его К-входом, прямой и инверсньм выходы пятого IK- триггера соединены соответственно с первым и вторым выходами шин. 1-вход- с выходом первого элемента И, первый вход которого соединен с прямым выходом четвертого 1К-триггера, от-, личающийся тем, что, с целью повышения коэффициента деления, в него введены второй и третий элементы И, первьй элемент ИЛИ и второй элемент ИЛИ, первьй и второй входы которого соединены с инверсными выходами соответственно четвертого и пятого 1К-триггеров, выход с 1-входом первого 1К-триггера, К-вход которого соединен с шиной логической единицы, прямой .выход - с первыми входами второго и третьего элемента И и с 1-входом второго 1К-триггера, выход которого соединен с вторым входом второго элемента И и с вторым входом третьего элемента И, выход которого соединен с I- и К-входами третьего 1К-тригге- ра, прямой выход которого соединен с третьим входом второго элемента И, выход которого Соединен с вторым входом первого элемента И. с первым входом первого элемента ИЛИ, второй вход которого подключен к прямому выходу пятого 1К-триггера, и с 1-входом четвертого ТК-триггера, прямой выход которого соединен с К-входом пятого 1К-триггера, К-вход - с выходом первого элемента ИЛИ.

Корректор Г.Решетник

Изобретение может быть использовано в цифровых синтезаторах частоты, хронизаторах. Цель изобретения - повышение коэффициента деления. Для этого в делитель частоты, содержащий УК-триггеры 1-5, элемент И 6 и шины 11 - 15, введены элементы И 7и8, элементы ИЛИ 9 и 10 и образованы новые функциональные связи. 2 ил. 15 САЭ СЛ