Синхронный делитель частоты Советский патент 1988 года по МПК H03K23/40 

/г

фиг/

Изобретение относится к имиульс- ной технике и может быть использовано в устройствах вычислительной техники и в синтезаторах частот.

Цель изобретения - увеличение коэффициента деления (с 19 до 29).

На фиг, 1 приведена электрическая функциональная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Синхронный делитель частоты на 1К-триггерах содержит первый, второй третий, четвертый и пятьш 1К-тригге- ры 1-5, первый, второй, третий, чет- вертый, пятый и шестой элементы И 6-11, элемент ИЛИ 12, шину 13 тактовых импульсов, шину 14 сброса и первую и вторую выходные шины 15 и 16, при этом, шина 13 тактовых им- пульсов и шина 14 cbpoca соединены соответственно с С-входами и с R- входами всех триггеров, первая и вторая выходные шины 15 и 16 соединены соответственно с прямым и инверсным выходами пятого триггера, I- и К- входы которого соединены с выходом первого элемента И 6, первый вход которого соединен с прямым выходом четвертого триггера 4, второй вход - с выходом второго элемента И 7 и с К-входом четвертого триггера 4, I- вход которого соединен с выходом третьего элемента И 8, первый вход которого соединен с прямым выходом третьего триггера 3, 1-вход которого подключен к выходу четвертого элемента И 9, и с первым входом второго элемента И 7, второй вход которого соединен со- вторым входом третьего элемента И 8, с первым входом четвертого элемента И 9, с первым входо пятого элемента И 10, с К-входом второго триггера 2 и с инверсным выходом первого триггера 1, прямой выход которого соединен с 1-входом второго триггера 2, К-вход - с первым входом шестого элемента И 11, с третьим входом второго элемента И 7, со вторым входом четвертого элемента И 9, и с прямым выходом второ го триггера 2j инверсный выход третьего триггера 3 соединен с первым входом элемента ИЛИ 12, выход которого соединен с 1-входом первого триггера 1, второй вход - с Выходом шестого элемента И 11, второй вход которого .соединен со вторым входом пятого элемента И 10 и с прямым выходом четвертого

триггера 4, инверсный выход пятого триггера 5 соединен с третьим входом шестого элемента И 11. К-вход третьего триггера 3 соединен с выходом пятого элемента И 10.

Устройство работает следуюш;им образом.

Логические уравнения для I- и К- входов всех триггеров синхронного делителя частоты на 1К-триггерах будут следующи 1и:

5

Г 0 0

I, РЗ V V QjQ.Qj, I, Q, Q,Q,, 14 Q,Q,, 15 , K, Qi, K Q,, K, , K, Q,Q,Qj, K, K,Q,

где Q, Q , .,

0

13

Qi, Q

2

Q.

Q5

сигналы на прямых выходах, сигналы на инверсных выходах соответственно триггеров 1-5.

Работа же синхронного делителя частоты на 1К-триггерах полностью определяется логическими уравнениями для 1- и К-в.ходов триггеров.

Импульсом с шины 14 устройство устанавливается в исходное.состояние (фиг. 2 при i О, где i - номер тактового импульса на шине 13).

Далее после появления каждого ерег

за тактового импульса (фиг. 2, а триггеры 1-5) один из них или несколько переключаются в соответствии с приведенными логическими уравнениями и с логикой работы самого IK- . триггера; 1К-триггер при I О и К О не изменяет своего состояния, при I 1 и К 1, переключается в противоположное состояние, при I 1 и К О переключается в единичное состояние, а при I О и К 1 нулевое состояние.

Следующим после двадцать восьмого срезом тактового импульса устройство возвращается в исходное состояние, чем обеспечивается деление частоты тактовых импульсов на двадцать девять.

Далее цикл работы устройства повторяется .

Формула изобретения

Синхронный делитель частоты, со- держапщй первый, второй, третий, чет5

0

5

вертый и пятый 1К-триггеры, С- и R- входы которых соединены соответственно с тактовой шиной и с шиной сброса, первый элемент И, первый вход которого соединен с прямым выходом четвертого 1К-триггера, выход с I и К-входами пятого 1К-тригге ра, прямой и инверсный выходы которого соединены соответственно с пер- вой и второй выходными шинами, второй элемент И, выход которого соединен с К-входом четвертого 1К-тригге ра, первый вход - с прямым выходом третьего 1К-триггера, отличаю- щ и и с я тем, что, с целью увели- чения коэффициента деления, в него введены третий, четвертый,.пятый и шестой элементы И и элемент Ш1И, выход которого соединен с 1-входом первого 1К-триггера, первый вход - с инверсным выходом третьего 1К-тригге ра, прямой выход которого соединен с первым входом третьего элемента И, выход которого соединен с 1-входом

четвертого 1К-триггера, второй вход с вторым входом второго элемента И, выход которого подключен к- второму входу первого элемента И, с первым входом четвертого элемента И, выход которого подключен к 1-входу третьего 1К-триггера, с первым входом пятого элемента И, выход которого подключен к К-входу третьего 1К-тригге- ра, с К-входом второго 1К-триггера и с инверсным выходом первого 1К-триг- гера, прямой выход которого соединен с 1-входом второго 1К-триггера, прямой Ё ыход которого соединен с третьим входом второго элемента И, с вторым входом четвертого элемента И, с К-входом первого 1К-триггера и с первым входом шестого элемента И, выход которого соединен с вторым входом элемента ИЛИ, второй вход - с вторым входом пятого элемента И и с прямым выходом четвертого 1К-тригге- ра, третий вход с инверсным выходом пятого 1К-триггера.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и синтезаторах частот. Цель изобретения - увеличение коэффициента деления - достигается за счет того, что в синхронный делитель частоты, содержащий 1К-триггеры 1, 2, 3, 4 и 5, элементы И 6 и 7, шину 13 тактовых импульсов, шину 14 сброса и первую и вторую выходные шины 15 и 16, дополнительно введены элементы И 8, 9, 10 и 11 и элемент ИЛИ 12 с соответствующими функциональными связями. Работа синхронного делителя частоты на 1К-триггерах полностью определяется логическими уравнениями для I- и К-входов триггеров (приводятся в описании изобретения), чем обеспечивается деление частоты тактовых импульсов с коэ(})фициентом деления на двадцать девять. 2 ил. g (Л