Преобразователь единичного кода Советский патент 1987 года по МПК H03M7/14 

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки дискретной информации.

Цель изобретения - упрощение преобразователя.

На фиг. 1 представлена блок-схема преобразователя единичного кода для п 8 на фиг. 2 - структура ячейки преобразователя...

Преобразователь единичного п-раз- рядного кода имеет п входных и п выходных шин, и р каскадов, причем

п 2

и

содержит

ячеек.

, 1, 2,..., f .(р-2) В . l

Преобразователь единичного кода (фиг. 1) для п 8 содержит восемь (п 2 8) входных шин 1-8, восем выходных шин 9-16 и двадцать одну ячейку 17, причем последние расположены в шести столбцах 18-23, объединенных в три каскада 24-26 (р 3, поскольку п Z 8), При это

четыре (-я- 4) столбца 18-21 содержат по четыре (у 4) ячейки 17, а

два () столбца 22 и 23 содержа соответственно в третьем () каскаде 24 три ( -2 3) ячейки 17 во втором () каскаде 25 две ( 2Р-Р- 2) ячейки 17.

Входы ячеек 17 столбца 18 соеди- наны с входными шинами 1-8, выходы первой и третьей ячеек 17 столбца 1 соединены соответственно с первыми входами первой и второйj третьей и четвертой ячеек 17 столбца 19. Вторы выходь первой и третьей ячеек 17 стобца 19 соединены с первыми входами ячеек 17 столбца 22 соответственно первые -выходы второй и четвертой ячеек 17 столбца 19 соединены соответственно с вторыми входами ячеек 17 столбца 22. Выходы второй к четвертой ячеек 17 столбца 18 соединены соответственно с вторыми входами перво и второй, третьей и четвертой ячеек 17 столбца 19. Первые выходы первой и третьей ячеек 17 столбца 19 соединены с входами первой ячейки 17 столбца 20;, вторые выходы второй и четвертой ячеек 17 соединены с входами четзартой ячейки 17 столбца 20, первые выходы ячеек 17 столбца 22 соединены с входами второй ячейки 17 столбца 20, вторые выходы ячеек 17

0 нах

столбца 22 соединены с входами третьей ячейки 17 столбца 20, первый выход первой ячейки 17 столбца 20 сое- g динен с первьм входом первой ячейки 17 столбца 21, второй выход четвертой ячейки 17 столбца 20 соединен с вторым входом четвертой ячейки 17 столбца 21, вторые выходы первой,

0 второй и третьей ячеек 17 столбца 20 соединены с первыми входами второй, третьей и четвертой ячеек 17 столбца 21, первые выходы второй, третьей и четвертой ячеек 17 столбца 20 сое-

5 динены с вторыми входами первой,второй и третьей ячеек 17 столбца 21, первый выход первой ячейки 17 столбца 21 соединен с выходной шиной 9, выходы ячеек 17 столбца 23 соедине0 ны с выходными шинами 10 - 15, второй выход четвертой ячейки 17 столбца 21 соединен с выходной шиной 16, вторые выходы первой, второй и третьей ячеек 17 столбца 21 соединены с

5 первыми входами первой, второй и третьей ячеек 17 столбца 23, вторые входы которых соединены с первыми выходами второй, третьей и четвертой ячеек 17 столбца 21.

0 Ячейка 17 (фиг.2) содержит элемент ИЛИ 27 и элемент И 26, входы которых соединены с входами 29 и 30 ячейки 17, выход элемента ИЛИ 27 соединен с первым выходом 31 ячейки

5 17, выход элемента И 28 соединен с вторым выходом 32 ячейки 17,

Преобразователь единичного кода . работает следующим образом.

Предположим, что на входных ши4 - 6 и 8 присутствуют сигналы логической 1, а на входных шинах 1-3 и 7 - сигналы логического О. Сигналы логической 1 поступают на входы третьей ячейки 17 и на вторые

5 входы второй и четвертой ячеек 17 столбца 18, с выходов которых они поступают на входы третьей ячейки .17, на первый вход четвертой ячейки 17 и второй вход первой Ячейки 17 столбца.19, с выходов которых через вторую ячейку 17 столбца 22 поступают ia входы первой ячейки 17 и вторые входы второй и третьей ячаек 17 столбца 20, с выходов которых поступают на входы первой и второй ячеек 17 столбца 20, с выходов которых поступают на входы первой и второй ячеек 17 столбца 21, с выходов которых через ячейки столбца 23 сигналь ло0

5

гической 1 поступают на выходные шины 9-12 преобразователя единичного кода.

Таким образом, сигналы логической 1, поступающие в произвольном порядке на входные шины. 1-8 преобразователя единичного кода, формируются на его выходньк шинах 9-16 по порядку, без пропусков, начиная с выходной шины 9.

Формула изобретения

Преобразователь единичного кода, содержащий п входных и п выходных Р 1, 2 и

р

ШИН, где п 2 ,

;- (Р-2) f . ,

ячеек, каждая из

которых содержит элемент ИЛИ и элемент И, первый и второй одноименные входы которых объединены и соединены соответственно с первым и вторым входами ячейки, выход элемента ИЛИ соединен с первым выходом ячейки, а выход элемента И - с вторым ее выходом, при этом ячейки расположены в столбцах, причем первый и второй входы ячейки первой строки первого столбца соединены с входными шинами преобразователя, первый выход ячейки первой строки первого столбца соединен с первым входом ячейки первой строки второго столбца, о т- личающийся тем, что, с целью упрощения, ячейки расположены

п -п

в у столбцах, содержащих по у ячеек

и в р-1 столбцах, содержащих по 2 2 ячеек, где 1 2, 3,..., р.

столбцы ячеек объединены в р каскадов, в первом из которых содержится один столбец из j- ячеек, первые

и вторые входы которых, кроме первой, соединены соответственно с входными шинами, начиная с третьей в 1-м каскаде, где 1 2, 3,..,, р, содержит„ е- 2 - п

ся 2 столбцов по у ячеек в один столбец по 2 -2 ячеек, причем

р -7

в i-M столбце из состава 2 столбцов первый и второй входы ячейки

j-й строки из состава т строк, кро e-t

ме второго входа ячейки q 2 й строки и первого входа ячейки (q 2 + +1)-й строки, где q - 1, 2,..., (2 -1), 1 3, 4,..., р, соедине

,

+ны соответственно с вторым выходом ячейки (-1)-,й строки и первым выходом ячейки (+1)-й строки (1-1)-го столбца, первый выход ячейки (q 2 + +1)-й строки i-ro столбца соединен с первым входом ячейки той же строки (i+1)-i o столбца из состава 2° столбцов, второй выход ячейкиq2 й

10 строки i-ro столбца соединен с вторым входом ячейки той же строки-(i+1)-ro столбца из состав-а 2 столбцов,первый выход ячейки первой строки i-ro столбца из состава 2 столбцов сое15 динен с первым входом ячейки первой строки (i+1)-ro столбца, в каждом 1-м каскаде, где 1 2, 3,..., р, первый и второй входы ячейки k-й строки в каждой s-й группе ячеек по20 следнего столбца, где s 1,2,... 2 , а число ячеек в группе равно ( - -1), соединены соответственно с вторым выходом ячейки k-й строки и первым выходом ячейки (k+1)-й строки

25 из состава ячеек s-й группы предпоследнего столбца, а число ячеек в

P - l

группе равно 2 , в первом каскаде вторые выходы ячеек четных строк и .первые выходы ячеек нечетных строк,

30 начиная с третьеЙ5 подключены к соответствующим входам ячеек первого столбца второго каскада, входы ячеек нечетных строк соединены с первыми входами соответствующих ячеек последующих за ними четных строк первого столбца второго каскада, первые выходы ячеек четных строк соединены с вторыми входами соответствующих ячеек предьщущих нечетных строк

Q первого столбца второго каскада, в р-м каскаде первый выход ячейки первой строки предпоследнего столбца соединен с первой выходной шиной, второй выход ячейки последней строки предпоследнего столбца соединен с

35

45

последней выходной шиной, первые и

вторые выходы ячеек последнего столбца соединены соответственно с остальными выходными шинами преобразователя, входы первой и последней ячеек в каждой s-й группе ячеек первого столбца 1-го каскада, где ,4,,.., . р, а число ячеек в группе равно 2 , соединены соответственно с первыми gg выходами первых ячеек и вторыми выходами последних ячеек (2з-1)-й и 2 8-й групп предпоследнего столбца предьщущего каска.ца, первый и второй входы ячейки k-й строки (k

,« 2, 3,..., 2 -1) в каждой s-й группе ячеек пепрого столбца, где

8 1, 2,...,

, 1-го каскада.

где 1 - 3, 4,..., р, а число ячеек в группе равно 2 соединены соответственно с первыми выходами ячеек

-X строк (при k - четном), с втоk-1рыми выходами ячеек -у--х строк

(при k - нечетном) (2 8-1)-й и 2 8-й групп последнего столбца предьщущего каскада.

j .

26

.22

.20 .21 .23

f6

Изобретение относится к лительной технике и может быть использовано в устройствах обработки дискретной информации. Целью изобретения является упрощение преобразователя. Преобразователь единичного п-разрядного кода имеетпвходных, п выходных шин и р Каскадов ячеек (п 2, р 1, 2, ...), общее число ячеек преобразователя равно + + (р-2)п/2+1, а каждая ячейка со- держит элемент.И или ИЛИ. В процессе работы преобразователя сигналы логической единицы, поступающие в произвольном порядке на входные шины, формируются на его выходных шинах по порядку, без пропусков, начиная с первой выходной шины. 2 ил. (Л С со 01 4i 4:ih IND rND

Составитель И.Семина Редактор М.Бланар Техред М. Ходанич Корректор Г.Решетник

Заказ 5714/55 Тираж 900Подписное

ВНИЙПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4