Устройство для передачи сигналов синхронизации Советский патент 1986 года по МПК H04L7/10 

рентного цикла, мультиплексора 23, RS-T 16 переключения начальных условий рекуррентного цикла, делителя частоты 22, D-T 18 окончания передаИзобретение относится к технике передачи дискретной информации и может быть использовано в аппаратуре сеансной связи для формирования сигналов Начало сообщения, Цикловая синхронизация и Конец передачи сообщения .

Цель изобретения - расширение функциональных возможностей путам обеспечения передачи сигналов цикловой синхронизации и окончания передачи.

На чертеже представлена структурная электрическая схема устрой- ства для передачи сигналов синхро- низации.

Устройство для передачи сигналов синхронизации содержит п-разрядный регистр 1 сдвига, сумматор 2. по модулю два, дешифратор 3 нулевого состояния п-разрядного регистра сдвига, дешифратор 4 сигнала окончания передачи сигнала побитовой синхронизации дешифратор 5 сигнала окончания основного рекуррентного цикла, блок 6 устновки адресных условий, RS-триггер переключения сигналов начальной синхронизации, RS -триггер 8 управления передачей, пербый-четвертый элементы И 9-12, первьш элемент ИЛИ 13, D-триггер 14, второй элемент ИЛИ 15, RS-триггер 16 переключения началь- иьк условий рекуррентного цикла, дешифратор 17 сигнала окончания дополнительного рекуррентного цикла, П-триггер 18 окончания передачи сигналов синхронизации, третий элемент ИЛИ 19, пятый элемент И 20, блок 2.1 установки начальных условий дополнительного рекуррентного цикла, делитель 22 частоты, мультиплексор 23.

Устройство для передачи сигналов синхронизации работает следующим образом.

чи сигналов С, 5-го элемента И л, 3-го элемента ИЛИ 19, дешифратора 17 сигнала окончания дополнительного рекуррентного цикла, 1 ил.

6

5

0

5

0

5

0

5

В исходном состоянии RS-триггеры 7,, 8 и 16 переключения сигналов начальной синхронизации, управления передачей и -переключения начальных условий рекуррентного цикла соответственно, а также D-триггер 18 окончания передачи сигналов синхронизации находятся в нулевом состоянии, что обеспечивает Нсшичие сигнала на выходе четвертого элемента И 12, кото- рьй через второй элемент ИЛИ 15 удерживает в исходном состоянии п-раз- рядньш регистр 1 сдвига и D-триггер 14 по К-входам, и наличие сигнала .на инверсном выходе D-триггера 18, который удерживает в исходном состоянии делитель 22 частоты по R-входу и поддерживает сигнал четвертого элемента И 12 на дополнительном входе второго элемента ИЛИ 15.

При поступлении сигнала на вход Пуск устройства RS-триггеры 7, 8 и 16 и D-триггер 18 устанавливаются по S-входам в единичное состояние, тем самым разрешая работу п-разрядного регистра 1 сдвига, D-триггера 14, переключая каналы мультиплексора 23 на блок 6 установки адресных условий и разрешая работу делителя 22 частоты, при этом за счет подачи сигнала с прямого выхода RS-триггера 7 на первый вход.второго элемента И 10 обеспечивается связь D-входа D-триггера 14 со своим.инверсным выходом через первый элемент ИЛИ 13 и второй элемент И 10.

Переключение RS-григгеров 7 и 8 в единичное состояние приводит к снятию сигнала на выходе четвертого элемента И 12, к запрету поступления тактовых импульсов через пятьп элемент И 20 на тактовый С-вход делителя 22 частоты. D-триггер 14 начинает работать в режиме деления частоты тактовых импульсов на два, тем самым обеспечивая формирование на выходе

3

устройства сигнала начальной синхронизации в виде точек.

По первому тактовому импульсу после сигнала Пуск в п-разрядный регистр 1 сдвига осуществляется за- пись адресных условий путем подачи сигнала с выхода дешифратора 3 нулевого состояния п-разрядного регистра 1 сдвига через блок 6 установки адресных условий, каналы оС мультиплек- сора 23 на соответствующие D-входы разрядов п-разрядного регистра 1 сдвига и тактового импульса на С-вход п-разрядного регистра 1 сдвига. По остальным тактовым импульсам осуществляется формирование рекуррентной комбинации в соответствии с установленными через сумматор 2 по модулю два обратными связями выходов разрядов п-разрядного регис- тра 1 сдвига с D-входом 1-го разряда регистра 1 сдвига. При этом сигнал на выходе дешифратора 3 исключается, так как состояние п-разрядного регистра 1 сдвига на каждом такте отлич- но от нулевого.

Дешифратор 4 сигнала окончания передачи сигнала побитовой синхронизации формирует сигнал при образовании на выходах разрядов п-разрядно го регистра 1 сдвига рекуррентной комбинации, соответствующей окончанию времени передачи сигнала побитовой синхронизации в виде вьфабатывае мых D-триггером 14 точек. Техническа реализация дешифратора 4 сводится к построению логической схемы, формирующей выходной сигнал только при единственном сочетании входных сигналов. Сигнал с выхода дешифратора 4 поступает на R-вход RS-триггера 7 переключения сигнала начальной синхронизации и второй вход третьего элемента И 11, при этом происходит установка в исходное состояние RS- триггера 7, п-разрядного регистра 1 сдвига и D-триггера 14. Регистр 1 сдвига и D-триггер 14 устанавливаются в исходное состояние за счет образования сигнала на входе третьего элемента И 11 и второго элемента ИЛИ 15. Установка RS-триггера 7 вызывает отключение D-входа D-триггера 14 от собственного инверсного выхода за счет снятия сигнала с первого входа второго элемента И 10, соединенного с, прямым выходом RS-триггера 7, и подключение его к выходу п-го разряд регистра 1 сдвига за счет подачи

о 5

0

508 4

сигнала с инверсного выхода RS-триггера 7 на первый вход первого элемента И 9. С поступлением очередного тактового импульса начинается процесс формирования рекуррентной комбинации с начальных условий, которые вводятся описанным выше способом с блока 6 установки адресных условий. Сигналы разрядов рекуррентной комбинации пос тупают на D-вход D-триггера 14 и далее под действием тактовых импульсов, поступающих на тактовый С-вход D-триггера 14, на .выход устройства. Процесс формирования рекуррентной комбинации длится до появления на выходах разрядов п-разрядного регистра 1 сдвига конечной комбинации, при которой дешифратор 5 сигнала окончания основного рекуррентного цикла формирует сигнал, который поступает на R-вход RS-триггера 8 управления передачей. Установка RS-триггера 8 по R- входу приводит к установке в исходное состояние п-разрядного регистра 1 сдвига и D-триггера 14 за счет формирования сигнала на выходе четвертого элемента И 12 и подачи его на R-входы п-разрядного регистра 1 сдвига и D-триггера 14. Процесс передачи сигнала начальной синхронизации на этом заканчивается.

Сигнал с выхода четвертого элемента И 1 2 обеспечивает прохождение , ; тактовых импульсов на;-тактовый . С-вход делителя 22 частоты через пятый эле-; мент И 20. Делитель 22 частоты начинает процесс деления тактовой частоты. Во время этого процесса производится цикл передачи информации от источника сообщений, для чего D-триггер 14 удерживается в нулевом состоянии. Коэффициентом деления делителя 22 частоты задается длительность циклов передачи информации, которая выбирается из соображения допустимости рассинхронизации между приемным и

передающим устройствами синхронизации либо из соображения деления сообщений на циклы. В качестве делителя

22 частоты может быть использована микросхема делителя с переменным коэффициентом деления. Весь цикл деления частоты делителем 22 частоты на выходе устройства отсутствуют сигналы за счет удержания по R-входу D-триггера 14, что обеспечивает передачу информации в цикле. Моментом окончания цикла является появление на выходе делителя 22 частоты сигнала, Который через третий элемент ИЛИ 19 устанавливает в единичное состояние RS-триггер 8 управления передачей. При установке RS-триггера 8 в еди- ничное состояние разрешается работа п-разрядного регистра 1 сдвига и D- триггера 14, так как при этом снимается сигнал с их R-входов за счет снятия сигнала с выхода четвертого элемента И 12, При этом на D-вход D-триггера 14 поступают сигналы с выхода последнего разряда п-разрядного регистра 1 сдвига, так как гер 7 остается в нулевом состоянии. Подача тактовь х сигналов на делитель 22 частоты прекращаетя ввиду снятия сигнала с пятого элемента И 20. С первым же тактовым импульсом после перевода RS-триггера 8 в единичное состояние происходит запись адресных начальных условий в п-разрядный ре- гистр 1 сдвига. Процесс записи адресных начальных условий протекает аналогично описанному,

По тактовым импульсам, поступающи после записи, происходит процесс формирования разрядов адресной рекуррентной комбинации на выходе устройства. Указанная комбинация на прием- ном конце используется для выделения границ циклов передачи информации и восстановления синхронизации при ее утрате. Процесс формирования разрядов рекуррентной комбинации длится до тех пор, пока не сформиру- ется па выходах п-разрядног о регистра 1 сдвига комбинация, соответствующая окончанию основного рекуррентно- го цикла. В момент появления на выходах разрядов п разрядного регистра 1 сдвига сигналов, соответствующих окончанию основного рекуррентного цикла, появляется сигнал на выходе дешифратора 5 сигнала окончания основного рекуррентного цикла. Этот сигнал устанавливает RS-триггер 8 Б нулевое состояние по R-входу, что приводит к формированию нового )дикл йередачи информации и последующему формированию очередной комбинации ии повой синхронизации описанньгм способом. Процессы чередования формирования циклов передачи Информации и сигналов цикловой синхронизации продолжаются до поступления ria вход Ко- над передачи устройства сигнала. Сигнал с входа Конец передачи устройства устанавливает в нулевое состояние по R-входу RS-триггер 16 иереключения начальных условий рекур- рентнсг О цикла. При этом происходит переключение каналов мультиплексора 23, за. счет смены сигналов на его уп- равляюших входах, соединенных с выходами RS-триггера 16. На выходы мультиплексора 23 подаются сигналы с входных Y каналов, соединенных с выходами блока 21 установки начальных условий дополнительного рекуррентного цикла. Одновременно происходит подача нулевого сигнала на В--вход D-триггера 18 орюнчання передачи с ПР55МОГС выхода RS-тpигi epa 16,

Поступление сигнала на вход Конец передачи возможно только в циклах передачи информации, так как этот сигнал формируется источником сооба е- ния. Поэтому после этого сигнала в устройстве формируется сигнал, на выходе делителя 22 частоты, по которому происходит установка RS- триггера 8 в единичное состояние через третий элемент ИЛИ 19.Установка RS-триггера 8 .приводит к началу передачи рекуррентной комбинации с начальными условиями,J введенными в п- разрядный регистр 1 сдвига с блока 2 у.тансвки начальных условий дополнительного рекуррентного цикла. Процесс ввода начальных з словий с блока 21 протекает аналогично процессу ввода начальные: условий с блока 6, изло- женноку выше,, но через каналы ..У муль- тялексора 23. Формирование рекуррентной комбинации окончания передачи . производится до тех пор, пока не появится сигнал на выходе дешифратора 17, Сигналом с выхода дешифратора 17 Ирсизводится установка D-триггера 18 3 нулевое состояние за счет записи нулевой информации с D-входа по тактовому С входу,, Установка Б кулевое состояние D-триггера 18 обеспечивает перевод устройства в начальное состояние, так как к З становленным в нулевое состояние RS-триггера.м 7,8 и 16 добавляются установленные в нулевое состояние Dтригтеры 14 и 18, делитель 22 частоты и п-разрядный регистр 1 сдвига. Следующий сеанс передачи информации, начинающийся сигналом Пуск,, протекает по изложенному выше порядку - посьшка сигнала начальной синхронизации з виде последовательности точек и адресной рекуррентной к омГ)П на:1ДИИ, формирование ип71

тервала для цикла передачи информации, посылка сигнала цикловой синхронизации в виде той же адресной рекуррентной комбинации, формирование интервала для очередного цикла передачи информации, посьшка очередного сигнал цикловой синхронизации и и.д. и посыпка сигнала окончания передачи информации в виде рекуррентной комбинации, отличной по начальным условиям от комбинации, используемой для началной и цикловой синхронизации.

Формула изобретения

Устройство для передачи сигналов синхронизации, содержащее п-разрядный регистр сдвига, выходы разрядов которого подключены к входам дешифратора нулевого состояния п-разрядного ре- гистра сдвига, дешифратора сигнала окончания передачи сигнала побитовой синхронизации, дешифратора сигнала окончания основного рекуррентного цикла и сумматора по модулю два, вы- ход которого подключен к D-входу первого разряда п-разрядного регистра сдвига, С-вход которого объединен с тактовым С-входом D-триггера и тактовым входом устройства, а также первый, второй, третий и четвертый элементы И, первый и второй элементы ИЛИ, RS-триггер управления передачей и RS-триггер переключения сигналов начальной синхронизации, 5-вход которого является входом Пуск устройств а прямой выход RS-триггера переключения сигналов начальной синхронизации подключен к первым входам второго и третьего элементов И, причем к второму входу третьего элемента И и R-BXO- ду RS-триггера переключения сигналов начальной синхронизации подключен выход дешифратора сигнала окончания передачи сигнала побитовой синхронизации, а выходы дешифратора нулевого состояния п-разрядного регистра сдви- га и дешифратора сигнала окончания основного рекуррентного цикла подключены соответственно к входу блока установки адресных условий и R-входу RS-триггера управления передачей, инверсный выход которого подключен к первому входу четвертого элемента И, к второму входу которого и первому входу первого элемента И подклю- чен инверсный выход RS-триггера переключения сигналов начальной синхронизации, при этом выход последне

оs - S 0 5

0

5088

го разряда п-разрядного регистра сдвига подключен к второму входу первого элемента И, выход которого, а также выход второго элемента И через первый элемент ИЛИ подключены к D-входу D-триггера, прямой выход которого является выходом устройства, а инверсный выход D-триггера подключен к второму входу второго элемента И, причем выходы третьего и четвертого элементов И через второй элемент ИЛИ подключен к R-входу D-триггера и R-входу п-разрядного регистра сдвига, отличающ е- е с я тем, что, с целью расширения функциональных -возможностей путем обеспечения передачи сигналов цикловой синхронизации и окончания передачи, в него введены блок установки начальных условий дополнительного рекуррентного цикла, мультиплексор, RS-триггер переключения начальных условий рекуррентного цикла, делитель частоты, D-триггер окончания передачи сигналов синхронизации, пятый эле. мент И, третий элемент ИЛИ и дешифратор сигнала окончания дополнительного рекуррентного цикла, выход которого покдлючен к тактовому С-входу D-триггера, окончания передачи сигналов синхронизации, S-вход которого объединен с входом Пуск устройства, S-входом RS-триггера переключения начальных условий рекуррентного цикла и первым входом третьего элемента ИЛИ, выход которого подключен .к S- входу RS-триггера управления передачей, при этом вход блока установки начальных условий дополнительного рекуррентного цикла объединен с входом блока установки адресных условий, выходы которого, а также выходы блока установки начальных условий дополнительного рекуррентного цикла подключены к соответствующим входам каналов мультиплексора, выходы кана лов которого подключены к D-входам всех разрядов, кроме первого, п-разрядного регистра сдвига, выходы разрядов которого подключены к входам дешифратора сигнала окончания дополнительного рекуррентного цикла, а к входам управления мультиплексора подключены прямой и инверсный выходы RS-триггера переключения начальных условий рекуррентного цикла, R-вход которого является входом Конец передачи устройства, причем прямой выход RS-триггера переключения начальных

9124150810

условий рекуррентного цихла подключенмента ИЛИ, а к тактовому С-входу дёк D-входу D-триггера окончания пере-лителя частоты подключен выход пятодачи сигналов синхронизации, выходго элемента И, первый и второй вход

которого поключен к дополнительномукоторого объединены соответственно

входу второго элемента ИЛИ и R-входу 5 тактовым входом устройства ч

делителя частоты, выход которого под-вторым входом второго элемента

ключен к второму входу третьего эле-ИЛИ.

Изобретение относится к технике передачи дискретной информации и может быть использовано в аппаратуре сеансной связи для формирования сигналов Начало сообщения, Цикловая синхронизация (С) и Конец передачи сообщения. Распшряются функциональные возможности путем обеспечения передачи сигналов цикловой С и окончания передачи. Устройс тво содержит п-разрядньй регистр сдвига 1, сумматор по модулю два 2, дешифратор 3 нулевого состояний п-разряд- ного регистра сдвига, дешифратор 4 сигнала окончания передачи сигнала побитовой С, дешифратор 5 сигнала окончания основного рекуррентного цикла, блок 6 установки адресных условий. RS-триггер (Т) 7 переключения сигналов начальной С, RS-T 8 управления передачей, 4 элемента И 9, to, 11, 12, два элемента РШИ 13, 15, D-T 14. Цель достигается введением блока 21 установки начальных условий дополнительного рекург (Л ел о 00