Демодулятор сигналов с минимальной частотной манипуляцией Советский патент 1986 года по МПК H04L27/14 

Изобретение относится к радиотехнике и может использонаться для перо дачи дискретных сообщений по провода и радиоканалам преимущественно на низкой 1есущей или поднесущей часто- те,

Цель изобретения - повышение помехоустойчивости.

На чертеже изображена структурная электрическая схема предложенного демодулятора.

Демодулятор сигналов с минимальной частотной манипуляцией содержит

делитель 1 частоты, бло; 2 фазовой автоподстройки частоты, удвоитель 3 частоты, сумматор 4 по-модулю два, усилитель-ограничитель 5, дополни- Тельньш делитель 6 частоты, блок 7 сравнения чисел, дополнительные первый 8, второй 9 и третий 10 сум- маторы по модулю два, дешифратор 11, первый регистр 12, второй регистр

13, третий регистр 14, RS-триггер 15 I

Демодулятор работает следующим

образом.

При отсутствии сигнала на входе демодулятора на выходе усилителя-ограничителя 5 присутствует сигнал с уровнем логического О, При этом на выходах сумматора 4 и дополнительного сумматора 8 по модулю два образуются противофазные сигналы в виде меандров с частотой следования вдвое ниже тактовой частоты, на выходе ; дополнительного сумматора 9 по модул два сигнал с уровнем логической I, а на выходе дополнительного сумматора 1 О ло модулю два сигнал с уровнем логического О, Сигналы с выхода дополнительного сумматора 8 по моду- лю два записываются в первый разряд регистра I3 по передним фронтам сигналов с инверсного выхода делителя 1 частоты, сигналы с этого же выхода записываются в первый разряд реги- стра 14 по передним фронтам сигналов с прямого выхода делителя 1 частоты. Во вторые разряды регистров 13 и 14 записываются сигналы с выхода дополнительного сумматора 9 по модулю два Запись происходит одновременно с . записью сигналов в первые разряды регистров 13 и 14, В результате на В1 1ходах разрядов регистров 13 и 14, в конце каждого тактового интервала устанавливаются двоичные коды равных чисел, что позволяет блоку 7. сравнения чисел в этот момент сформировать

на своем выходе сиг нал с уровнем ло- 1 ическая 1,

Блок 7 сравнения чисел строится в соответствии с переключительной функцией

5

0

5 0

F,

4.Б (,р (А, ©В,).

Сигналы с выходов сумматоров 4 и дополнительных сумматоров 8,9 и 10 т по модулю два поступают на установочные S- и информационные D-входы разрядов регистра 12 по установочным S-входам. Это приводит к тому,что на выходах разрядов регистра 12 устанавливается в двоичном коде число 7, которое дешифрируется дешифратором П сигналом логическая 1 на выходе нулевого значения информации. Сигнал 1 с выхода нулевого значения информации дешифратора 11 устанавливает RS-триггер 5 по R-входу в нулевое состояние, что приводит к установке сигнала О на выходе демодулятора. Обновление информации, записанной в регистр 12 на следующий тактовый интервал, производится за счет записи информации по информационным S -входам разрядов регистра 12 по переднему фронту сигнала с выхода блока 7 сравнения чисел, поступающего на тактовый С-вход регистра 1 2.

При поступлении на вход демодулятора сигнала, соостветствующего О информации, на выходах разрядов регистра 12 устанавливается в двоичном коде число 11, которое дешифрируется дешифратором 11 также сигналом на выходе нулевого значения информации. Этот сигнал подтверждает нулевое состояние RS-триггера 15,

При поступлении на вход демодулятора сигнала, соответствующего 1 информации, на выходах разрядов регистра 12 устанавливается в двоичном коде число 13, которое дешифрируется дешифратором 11 сигналом на выходе единичного значения информации. Этот сигнал устанавливает RS-триггер 5 в единичное состояние по S-входу что вызывает установление на выходе демодулятора 1 значения демодулиру- емой информации.

При различных чередованиях 1 и О значений информации во входном сигнале демодулятора в регистр 12 записываются сигналы, формирующие

3126

на выходах ег о разрядов в двоичном коде числа I1 и 7 при О значении информации во входном сигнале и числа 13 и 14 при 1 значении информации в входном сигнале демодулято- ра. Эти числа дешифратором II дешифрируются сигналами на выходах нулевого и единичного значения информации дешифратора 11. Дешифратор 11 реализуется в соответствии с переклю- чательными функциями

1

2.4-8 Y 2.4-8 V

2.4-8, 24-8,

Формула изобретения

Демодулятор сигналов с минимальной частотной манипуляцией, содержащий на входе последовательно включённые усилитель-ограничитель, удвоитель частоты, блок фазовой автоподстройки частоты и делитель частоты, причем выход усилителя-ограничителя подключен к первому входу сумматора по модулю два, отличающий- с я тем, что, с целью повьшения помехоустойчивости, в него введены дополнительный делитель частоты, бло сравнения чисел, три дополнительных сумматора по модулю два, дешифратор, три регистра и RS-триггер, выход которого является выходом демодулятора, а S- и R-входы соответственно соединены с выходами единичного и нулевого значения информации дешифратора, входы которого подключены к выходам первого регистра, установочный S- и информационный D-входы первого разряда которого объединены С

Составитель Н.Лазарев Редактор М.Недолуженко Техред М,Ходанич Корректор А.Зимокосов

5247/59

Тираж 624Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

5 О

5

0

5

0

364

информационными )-входами первых разрядов второго и Третьего регистров и соединены с выходом первого дополнительного сумматора по модулю два, один вход которого подключен к первому входу сумматора по модулю два и первым входам второго и третьего дополнительных сумматоров по модулю , два, другие входы которых подключены соответственно к прямому и инверсному выходам,дополнительного делителя частоты, вход которого подключен к объединенным прямому выходу основного делителя частоты, другому входу первого дополнительного сумматора по модулю два и тактовому С-входу третьего регистра, информационный D- вход второго разряда которого подключен к объединенным установочному S- и информационному D-входам третьего разряда первого регистра, выходу второго дополнительного сумматора по модулю два и информационному D- ;входу второго разряда второго регистра, тактовый С-вход которого подключен к инверсному выходу основного делителя частоты и второму входу сумматора по модулю два, выход которого подключен к установочному S- и информационному D-входам второго разряда первого регистра, установочный S- и информационный D-входы четвертого разряда которого подключены к выходу третьего дополнительного сумматора по модулю два, при этом тактовый С-вход первого регистра подключен к выходу блока сравнения чисел, входы которого подключены соответственно к выходам второго и третьего регистров.

Изобретение относится к радиотехнике. Цель изобретения - повьше- ние помехоустойчивости. Демодулятор содержит два де/1ителя частоты (ДЧ) 1 и 6, блок фазовой автоподстройки частоты 2, удвоитель частоты 3, четыре сумматора (С) 4,8,9 и 10 по модулю два, усилитель-ограничитель 5, блок сравнения чисел (БСЧ) 7, дешифратор И, три регистра 12,13 и 14 и RS-триггер 15. При различных чере-, дованиях единичных и нулевых значений информации во входном сигнале демодулятора в регистр 12 записываются сигналы. Эти сигналы формируют на выходах его разрядов в двоичном коде числа 11 и 7 или числа 13 и 14 соответственно при О или 1 во входном сигнале демодулятора. Эти числа дешифрируются сигналами на выходах нулевого или единичного значения информации дешифратора 11, который реализуется в соответствии с переключательными функциями. Цель достигается введением ДЧ 6, БСЧ 7, С 8,9 и 10, дешифратора 11, регистров 12,13 и 14 и RS-триггера 15. 1 ил. i сл Од 09 Од