Цифроаналоговый преобразователь с многофазным выходом Советский патент 1987 года по МПК H03M1/82 

логовый преобразователь (11АП) сод€ф- жит генератор 1 импульсов, счетчик 2 импульсов и сумматор 3, старшие разряды которых выполнены в многофазном коде с числом фаз в два раза меньшим числа фаз устройства, а также блок 4 формирования многофазного сигнала. При нулевом значении входного кода сигналы фаз старшего разряда счетчика 2, который работает в режиме непрерывного счета импульсов частоты

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в многофазных сие-- темах автоматического регулирования электропривода.

Цель изобретения - повьш1ение надежности за счет упрощения преобразователя.

На фиг. 1 приведена структурная схема цифроаналогового преобразователя с многофазным выходом (для случая регулирования сдвигом переднего фронта импульса); на фиг. 2а,б - диаграммы изменения соответственно скважности фаз выходных сигналов устройства и сигналов фаз старшего разряда сумматора при изменении скважности выходных импульсов сдвигом переднего фронта; на фиг. За,б - диаграммы при изменении скважнос;ти выходных импульсов сдвигом заднего фронта.

Цифроанапоговый преобразователь с многофазным выходом содержит генератор 1 импульсов, счетчик 2 импульсов сумматор 3, старшие разряды которых, вьтолнены в многофазном коде с числом фаз в два раза меньшим числа фаз устройства, блок 4 формирования многофазного сигнала, выходные шины 5 и шины 6 входного кода.

Выходные шины старших разрядов А С соответственно счетчика 2; сумматора 3 и шины в старших разрядов входного кода соединены с входами блока 4, содержащего в каждой из m фаз устройства элемент ЗИ-Ш1И на тре двухвходовых элементах И, выходы ко торых соединены с входами трехвходо- вого элемента ИЛИ.

генератора 1, передаются на выходные шины сумматора 3 без изменения. .При увеличении входного кода, например, на единицу младшего разряда все вы-- ходные сигналы фаз сумматора 3 будут сдвинуты на единицу относительно выходных сигналов фаз счетчика 2 и т.д. вплоть до максимального значения кода на шинах 6 входного кода. Многофазный сигнал формируется с помощью блока 4 на выходных шинах 5. 3 ил.

При регулировании сдвигом переднего фронта импульса для первой фазы устройства соединение этих элементов определяется логическим выражением

1, Ьп а УС„Ь„ а„,

10

а последующие логические выражения ; для фаз устройства получаются циклическим сдвигом выходных сигналов чика и сумматора из рядов

|-а, а ,,. .

. а

О

15

. .. СпС,Сг ...

тогда для второй фазы устройства 1-1 Ь„а„., v5.-b,V с„.,-а„, и т.д.

При регулировании сдвигом фронта 20 импульсов необходимо выходные сигналы счетчика и сумматора подать в обратном коде.

Рассмотрение работы проведем на.

25 примере шестифазного варианта устройства. Тогда логические зависимости, определяклцие построение блока 4, при регулировании сдвигом переднего фрон та импульсор определяются следующими

JQ логическими выражениями

1, b,a,V c,b,v с,а,,

Ij bjai V Cjb V ,,

Ij b,a, , 1)

, V , V Сзз, ,

IT Cjbi4 ,

-

Ig . , V c, b-iV c,a, .

При нулевом значении входного сигнала В О сигналы фаз старшего разряда счетчика 2, который работает в режиме непрерывного счета импульсов частоты генератора 1, передаются на выходные шины сумматора 3 без изменения

л л

2

а,

с, а.

При увеличении входного сигнала В например, на единицу младшего разряд все выходные сигналы фаз С будут сдвинуты на единицу относительно сигналов фаз А влево (фиг.26) и т.д вплоть до максимального значения входного сигнала ,., когда они снова совпадут со значениями сигналов фаз А. На фиг. 26, которая представляет собой развертку поверхности тор показано изменение прямых и инверсны выходных сигналов фаз с,, с, с старшего раряда сумматора в функции сигнала входного кода В. Поскольку выходные сигналы фаз 1, - Ig цифро- аналогового преобразователя на развертке поверхности Тора пЕ)едставляют собой прямоугольный треугольник (фиг. 2а), где по мере увеличения сигнала входного кода от нуля до Вд, скважность выходных сигналов изменяется от О до 1, то логические выражения 1 полностью определяют площад этих треугольников через выходные сигналы старших разрядов счетчика А, сумматора С, входного кода В.

При регулировании сдвигом заднего фронта импульсов логические зависимости, определяющие построение блока 4,. запишутся

c,bj V c,aj, b.,a,v с, b, V с, а, , bja V c,jb,v , bja, VCjb, V с,а,. c, c,a, , bjij V c.,b,v Cj.a,,,

(2)

50 2. Преобразователь по п.1, о т личающийся тем, что блок формирования многофазного сигнала выполнен на m элементах ЗИ-ИЛИ, вых ды которых являются соответствующи

и поскольку на первый вход сумматора . 3 сигналы А (А,А ) подаются в обратном коде, на его выходе будет вы- 55 выходаки формирсУвания многофазного даваться результат вычитания (А-В), сигнала при этом первые и вторые когда при увеличении входного сигнала третьи и четвертые входы, всех элеВ, например, на единицу младшего разряда все выходные сигналы фаз С будут

ментов ЗИ-ИЛИ попарно дбъединены и являются соответствующими входами

4

сдвинуты на единицу относительно сигнала фаз А вправо (фиг.Зб) и т.д. зплоть до максимального значения входного сигнала В, когда они снова совпадут со значениями сигналов фаз А . Аналогично рассмотренному

те выходные сигналы фаз 1, Ig которые на развертке поверхности тора

представляют собой площади прямоугольных треугольников (фиг. За), полностью определяются логическими выражениями (2).

Таким образом, предложенная схема

цифроаналогового преобразователя содержит в два раза меньше фаз в старших разрядах счетчика и сумматора при незначительном усложнении блока 4.

изобретения

1. Цифроаналоговый преобразователь с многофазным выходом, содержащий генератор импульсов, выход ко,- 25 торого соединен с входом счетчика импульсов , выходы младших разрядов которого соединены с соответствующими

первыми входами младших разрядов сумматора, первые входы п-фазного

30 старшего разряда которого объединены с соответствующими входами первой группы блока формирования многофаз- i ного сигнала и соответственно подключены к выходам п-фазного старшего

35 разряда счетчика импульсов, вторые входы сумматора являются соответствующими шинами младших и старшего разрядов входного кода, а выходы сумматора соответственно подключены

0 к входам второй группы блока формирования многофазного сигнала, m , по числу выходных фаз, выходов которого являются соответствующими выходными шинами, .отличающийся тем,

5 что, с целью повьш1ения надежности за счет упрощения преобразователя,третий вход блока формирования многофазного сигнала- является п-й шиной старшего разряда входного кода.

0 2. Преобразователь по п.1, о т - личающийся тем, что блок формирования многофазного сигнала выполнен на m элементах ЗИ-ИЛИ, выходы которых являются соответствующими

5 выходаки формирсУвания многофазного сигнала при этом первые и вторые третьи и четвертые входы, всех элементов ЗИ-ИЛИ попарно дбъединены и являются соответствующими входами

51356225в

соответственно первой и второй групп элементов ЗИ-ИЛИ объединены и являют- блока формирования многофазного сиг- ся третьим входом блока формирования нала, а пятый и шестой входы всех многофазного сигнала. I

02 0 -

А

мак

о AfiaK

/1 д

0}

ч

у

/

.

у ,s,

i

,«

MDX

/

Cz

Ц

J

t6

Фиё.г

Редактор А, Долинич

Составитель В, Войтов Техред Л.Сердюкова

Заказ 5812/55 Тираж 900Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

и6

Фиг.З

Корректор А. Зимокосов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в многофазных системах ав.томатического регулирования электропривода. Целью изобретения является повышение надежности за счет упрощения преобразователя. Цифроана00 ел 05 ГчЭ o ел Фиб.1