Умножитель частоты Советский патент 1987 года по МПК H03B19/00 

Изобретение относится к радиотехнике и может использоваться для умножения частоты в аппаратуре приема- передачи информации и в системах синхронизации устройств вычислительной техники и является усовершенствованием изобретения по авт. св. № 1148088.

Цель изобретения - повышение точности умножения частоты путем уменьшения сбоев в работе.

На чертеже представлена структурная электрическая схема предложенного умножителя частоты.

Умножитель частоты содержит первый делитель 1 частоты, счетчик 2, реверсивный счетчик 3, блок 4 сравнения, второй делитель 5 частоты, первый триггер 6, второй триггер 7, первый элемент ИЛИ 8, первый элемент И 9, второй элемент ИЛИ 10, второй элемент И 11, первый элемент запрета 12, второй элемент запрета 13.

Умножитель работает следующим образом.

При подаче сигнала Пуск. на один из входов второго элемента И 11 сигнал входной частоты f через второй элемент И I1 устанавливает в начальное состояние счетчик 2, первый и второй делители 1 и 5, реверсивный счетчик 3 и второй триггер 7. Сигнал опорной частоты f поступает на вхо счетчика 2. При совпадении выходных кодов счетчика 2 и реверсивного счетчика 3 на выходе блока 4 сравнения появляется сигнал выходной частоты

ьых который поступает на счетный вход второго делителя 5 и через первый элемент ИЛИ 8 устанавливает в в состояние О счетчик 2,

При переполнении второго делителя 5 импульс.переполнения с его выхода поступает через второй элемент, запрета 13 и второй элемент ИЛИ 10 на вход второго триггера 7 И устанавливает его Б единичное состояние, его выходной Сигнал через первый элемент И 9 разрешает поступление на вход первого делителя 1 сигналов опорной частоты f(,p . Сигналы переполнения с выхода первого делителя 1 поступаю на счетный вход реверсивного счетчика 3, Изменение кода на выходах реверсивного счетчика 3 вызывает соответствующее изменение выходной частоты. Процесс изменения кода продолжается до момента прихода на счетный вход второго триггера 7 через первый элемент запрета 12 и второй элемент ИЛИ 10 импульса входной частоты fg , равного по длительности импульсу переполнения второго делителя 5 частоты.

При поступлении импульса входной частоты и импульса переполнения второго делителя 5 частоты на вход второго триггера 7 с другой последовательности процесс изменения кода реверсивного счетчика 3 происходит аналогично, при этом реверсивный счетчик 3 переходит из режима сложения

в режим вычитания, который задает первый триггер 6. Если эти импульсы приходят одновременно, то оба элемента запрета 12 и 13 оказываются закрыты и на второй элемент ИЛИ 10 импульсы не поступают.

Если же импульсы совпадают частично, то общая их часть окажется запрещенной и на вход второго триггера 7 поступят один за другим два импульса,

первый из которых переведет егр в единичное состояние, а второй сразу же возвратит его в исходное состояние, т.е. код реверсивного счетчика 3 не изменится, сбоя в работе умножителя не произойдет., и выходная частота f,v останется неизменной.

ост Л

Формула изо б ре тения

Умножитель частоты по авт.св. № 1148088, отличающийся тем, что,, с целью повышения точности умножения частоты, первый вход второго элемента И и другой установочный вход первого триггера объединены с первым входом второго элемента ИЛИ через введенный первый элемент запрета, выход второго делителя частоты подключен к второму входу второго элемента ИЛИ через введенный второй элемент запрета, при этом входы первого и второго элементов запрета также соединены соответственно с входами запрета второго и первого элементов запрета.

Изобретение относится к радиотехнике. По отношению к авт. св. № 1148088 достигается цель изобретения - повьшение точности умножения частоты. Умножитель частоты содержит делители 1 и 5 частоты, счетчик 2, реверсивный счетчик 3, блок сравнения 4, триггеры 6 и 7, эл-ты ИЛИ 8 и 10, зл-ты И 9 и 11 и эл-ты запрета 12 и 13. Цель достигается путем обеспечения уменьшения сбоев в работе умножителя частоты с помощью введенных зл-тов запрета 12 и 13. 1 ил. со 05 СО 4 ГС 4 ГЧ