Устройство для оценки сигналов Советский патент 1987 года по МПК H04B17/00 

1

Изобретение относится к радиотехнике и может использоваться для выбора сигналов, оптимальных к воздей13

ствию помех.

Цель изобретения - обеспечение воз можности выбора наиболее помехозащи- щенной структуры сигнала.

На фиг.1 представлена стуктурная электрическая схема устройства для оценки сигналов; на фиг.2 (а,б) - спектральные плотности амплитуд для фазовых кодов.

Устройство для оценки сигналов содержит генератор 1 опорных сигналов, фазовращатель 2, два перемножителя 3.1 и 3.2, два интегратора 4.1 и 4.2, два квадратора 5.1 и 5.2, сумматор 6, стробирующий блок 7, нормирующий

генератора 14 счетной частоты. Эти же импульсы Поступают на тактовые вхо ды интеграторов 4.1 и 4.2 для сброса накопленного за период Т напряжения.

10

1Г

С выхода стробирующего блока 7 сигнал поступает на вход нормирующего блока 8, с выхода которого полученное значение коэффициента взаимного различия опорного сигнала и помехи g поступает в пороговый блок 9, где сравнивается с некоторым пороговым значением g, , определяемым допустимым значением вероятности ошибки Р.

ош

С выхода порогового блока 9

напряжение Up, равное разности между пороговым значением g „„„ и измерен ным значением g коэффициента вза- о I поблок 8, пороговый блок 9, преобразова-5о имного различия (Up - g - , тель 10, блок 11 сравнения, регистр ступает на вход преобразователя 10, в .12 памяти, элемент И 13, генератор 14 счетной частоты, блок 15 регистров памяти фазовых кодов, блок 16 памяти

25

кодов оптимальной структуры сигналов, Устройство для оценки работы сигналов работает следующим образом. С выхода генератора 14 счетной частоты на вход блока 15 поступают тактовые импульсы с периодом Т для поочередного подключения регистров памяти фазовых кодов, определяющих структуру сигналов, и к генератору 1 опорных сигналов. Сигнал определенной структуры ZP (t) с выхода генератора 1 опорных сигналов поступает на второй вход одного из перемножителей 3.1 и на вход фазовращателя 2, с выхода которого сигнал, сопряженньш по Гильберту с опорным сигналом, поступает на второй вход перемножителя 3.2. На первые входы перемножителей 3.1 и 3.2 подается помеха Z, (t) , присутствующая в канакотором происходит преобразование напряжения U в двоичный код х, по- ступакнций затем на первый вход блока 11 сравнения. На второй вход блока 11 сравнения поступает информация с регистра 12 памяти о максимальном

значении разности

(g

пор

- g;),

30

Г- 11|ЬХ . 1 - f

1,2,...,г-1| (соответствующей

минимальному значению р,р, полученной при измерении коэффициента взаимного различия всех предьщущих г-1 вариантов структур опорных сигналов и помехи. Если поступившее в

3 блок 11 с выхода преобразователя 10 значение х превьппает значение х-, записанное в регистре 12 памяти, с выхода блока 11 в регистр 12 записывается новая информация х, являю40 щаяся максимальной для всех г структур опорных сигналов. При этом с первого выхода блока 11 сравнения на второй вход элемента И 13 посту- . пает сигнал, открьгоающий данный элеле. Сигналы, полученные в результате 45 ит. для записи с блока 15 регистров памяти фазовых кодов в блок 16 памяти кодов оптимальной структуры информации об г-м коде структуры сигнала, при котором измеренное знаперемножения, поступают на входы интеграторов 4.1 и 4.2, где интегрируются на интервале длительности элемента опорного сигнала. С выходов

интеграторов 4.1 и 4.2 сигналы посту- 50 коэффициента взаимного разли- пают на входы квадраторов 5.1 и 5,2, чия g является наименьшим. Если

с выходов которых: поступают на входы сумматора 6. Выход сумматора 6 соединен с входом стробирующего блока 7, в котором осуществляется отсчет результата в моменты времени, кратные целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход импульсов с выхода

13634992

генератора 14 счетной частоты. Эти же импульсы Поступают на тактовые входы интеграторов 4.1 и 4.2 для сброса накопленного за период Т напряжения.

С выхода стробирующего блока 7 сигнал поступает на вход нормирующего блока 8, с выхода которого полученное значение коэффициента взаимного различия опорного сигнала и помехи g поступает в пороговый блок 9, где сравнивается с некоторым пороговым значением g, , определяемым допустимым значением вероятности ошибки Р.

ош

С выхода порогового блока 9

напряжение Up, равное разности между пороговым значением g „„„ и измеренным значением g коэффициента вза- о I поимного различия (Up - g - , ступает на вход преобразователя 10, в

о имного различия (Up - g - , ступает на вход преобразователя 10, в

5

котором происходит преобразование напряжения U в двоичный код х, по- ступакнций затем на первый вход блока 11 сравнения. На второй вход блока 11 сравнения поступает информация с регистра 12 памяти о максимальном

значении разности

(g

пор

- g;),

0

Г- 11|ЬХ . 1 - f

1,2,...,г-1| (соответствующей

минимальному значению р,р, полученной при измерении коэффициента взаимного различия всех предьщущих г-1 вариантов структур опорных сигналов и помехи. Если поступившее в

блок 11 с выхода преобразователя 10 значение х превьппает значение х-, записанное в регистре 12 памяти, с выхода блока 11 в регистр 12 записывается новая информация х, являю0 щаяся максимальной для всех г структур опорных сигналов. При этом с первого выхода блока 11 сравнения на второй вход элемента И 13 посту- . пает сигнал, открьгоающий данный . для записи с блока 15 регистров памяти фазовых кодов в блок 16 памяти кодов оптимальной структуры информации об г-м коде структуры сигнала, при котором измеренное знапоступившее с преобразователя 10 в блок 11 сравнения значение разности X не превьш1ает значения Х; , за- gg писанного в регистре 12 памяти, то сигналы на выходах блока 11 сравнения отсутствуют и в регистре 12 памяти и блоке 16 памяти остается прежняя, ранее записанная информация.

Таким образом, в блоке 16 памяти записывается информация о кодах структур сигналов, оптимальных к воздействию помехи в канапе. Количество элементов памяти блока 16 определется структурой системы передачи информации. При двоичной системе свя- зи в составе блока 16 памяти достаточно иметь два регистра, содержащих информацию о двух наиболее оптимальных структурах сигналов.

Формула изобретени

Устройство для оценки сигналов, содержащее последовательно соединенные генератор опорных сигналов, первый перемножитель и первьш интегратор, последовательно соединенные второй перемножитель, первый вход которого соединен с другим входом первого перемножйтеля, и второй интегратор, последовательно соединен- .ные регистр памяти и блок сравнения, генератор счетной частоты, пороговый блок и элемент И, отличающееся тем, что, с целью обеспечения возможности выбора наиболее

помехозапр1щенной структуры сигнала, 30 щего блока.

введены фазовращатель, включенный между выходом генератора опорных сигналов и вторым входом второго перемножителя, последовательно соединенные первый квадратор, сумматор, стро- бирующий блок и нормирующий блок, выход которого подключен к входу порогового блока, второй квадратор,

включенный между выходом второго интегратора и вторым входом сумматора, преобразователь, включенный между выходом порогового блока и вторым входом блока сравнения, блок регистров памяти фазовых кодов, включенный между вькодом генератора счетной частоты и входом генератора опорных сигналов, и блок памяти кодов оптимальных структур сигналов, вход которого

соединен с выходом элемента И, при этом второй выход блока регистров памяти фазовых кодов подключен к первому входу элемента И, второй вход которого соединен с первым выходом

.блока сравнения, второй выход которого подключен к входу регистра памяти, а выход генератора счетной частоты подключен к вторым входам первого и второго интеграторов и стробирую

Изобретение относится к радиотехнике. Цель изобретения - обеспечение возможности выбора наиболее помехозащшценной структуры сигнала. Устр-во,содержит генератор 1 опорных сигналов, два перемножителя 3.1, 3.2, два интегратора 4.1, 4.2, пороговый блок 9, блок сравнения 11, регистр памяти 12, элемент И 13, генератор 14 счетной частоты. Для достижения цели введены фазовращатель 2, последовательно соединенные первый квадратор 5.1, сумматор 6, стро- бирующий блок 7 и нормирующий блок 8, преобразователь 10, включенный между выходом порогового блока 9 и вторым входом блока сравнения 11, блок регистров памяти фазовых кодов 15 и блок 16 памя ги кодов оптимальной структуры сигналов. Кол-во элементов памяти блока 16 определяется структурой системы передачи информации. При наиболее распространенной двоичной системе связи в составе блока 16 достаточно иметь два регистра, содержащих информацию о двух наиболее оптимальных структурах сигналов. 2 ил. (Л О5 00 4: Х СО

Л /А.

/

fn

Л

F