Устройство для оценки сигналов Советский патент 1990 года по МПК H04B17/00 

сд

оо о ел

Изобретение относится к радиотехнике и может использоваться для выбора сигналов, оптимальных к воздействию помех, и является усовершенствованием известного изобретения по авт„ св. № 1363499.

Цель изобретения - повышение достоверности оценки сигналов за счет уменьшения влияния помех.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство для оценки сигналов содержит преобразователь 1 частоты, преобразователь 2 код - частота, блок 3 регистров памяти кодов частот, делитель 4 импульсов, первый и второй перемножители 5.1, 5.2, первьй и второй интеграторы 6.1, 6.2, генератор 7 опорных частот, фазовращатель 8, первый и второй квадраторы 9.1, 9.2, сумматор 10, стробирующий блок 11, нормирующий блок 12, пороговый блок 13, преобразователь 14, блок 15 срав- нения, регистр 16 памяти, элемент И 17, генератор 18 счетной частоты, блок 19 регистров памяти фазовых кодов, блок 20 памяти кодов оптимальной структуры сигналов, второй эле- мент И 21, блок 22 памяти кода оптимальной частоты.

Устройство работает следующим образом.

С выхода генератора 18 счетной частоты на вход блока 19 поступают тактовые импульсы с периодом Т для поочередного подключения регистров памяти фазовых кодов, определяющих структуру сигналов, и к генератору 7 опорных сигналов. Сигнал определенной структуры Z(,(t) с выхода генератора 7 опорных сигналов поступает на второй вход одного из перемножителей

5.1,5.2 и на вход фазовращателя 8, с выхода которого сигнал, сопряженный по Гильберту с опорным сигналом, поступает на второй вход перемножителя

5.2.На первые входы первого и второго перемножителей 5.1 и 5.2 подается помеха ZM(t) с выхода преобразователя 1 частоты, поступающая на его вход

с исследуемого (не показан) канала связи. На второй вход преобразователя 1 частоты с выхода преобразователя 2 код - частота подается гетеродинное напряжение с частотой, определяемой двоичным кодом на выходе блока 3 регистров памяти кодов частот.

5 0 5 Q

с д

5

Сигналы с выходов первого и второго перемножителей 5.1 и 5.2 поступают на входы первого и второго инте- гр аторов 6.1 и 6.2 соответственно, где интегрируются на интервале длительности элемента опорного сигнала. С выходов первого и второго интеграторов 6.1 и 6.2 сигналы поступают на входы первого и второго квадраторов 9.1 и 9.2, с выходов которых поступают на входы сумматора 10. Выход сумматора 10 соединен с входом стробиру- ющего блока 11, в котором осуществляется отсчет результата в момент вре-, мени, кратный целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход импульсов с выхода генератора 18 счетной частоты эти же импульсы поступают на тактовые входы первого и второго интеграторов 6.1 и 6.2 для сброса накопленного за период Т напряжения.

С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, с выхода которрго полученное значение коэффициента взаимного различия опорного сигнала и помехи (г e{l,2,...,R}, ,2,...LJ,

где К - число анализируемых фазовых кодов, записанных в блоке 19 регистров памяти фазовых кодов; L - число значений гетеродинной частоты, определяемое количеством регистров в блоке 3, поступает в пороговый блок 13,

где сравнивается с некоторым пороговым значением коэффициента определяемым допустимым значением вероятности ошибки Роы . С выхода порогового блока 13 напряжение Uj.1, равное разности между пороговым значением Я пор и измеренным значением qy,l коэффициента взаимного различия Upl q2 -qhl, поступает на вход преобразователя 14, в котором происходит преобразование напряжения в двоичный код Х,Д, поступающий затем на первый вход блока 15 сравнения. На второй вход блока 15 сравнения поступает информация с регистра 16 памяти о максимальном значении разности

,2,...,r-l} (соответствующей минимальному значению q.l), полученной при измерении коэффициента взаимного различия всех предыдущих г-1вариантов структур опорных сигналов при 1-й гетеродинной частоте либо всех R вариантов структур опорных сигналов при предыдущих

j 6 11,2,...,1-1j гетеродинных частотах и помехи. Если поступившее в блок 15 с выхода преобразователя 14 значение превышает , записанное в регистре 16 памяти, с выхода блока 15 в регистр 16 запишется новая информация , являющаяся максимальной для всех г структур опорных сигналов и 1 гетеродинных частот. При этом с первого выхода блока 15 сравнения на второй вход первого элемента И 17 и на первый вход второго элемента И 21 поступает сигнал, открывающий первый элемент И 17 для записи с блока 19 регистров памяти фазовых кодов в блок 20 памяти кодов оптимальной структуры информацию об r-м коде структуры сигнала и второй элемент И 21 для записи с блока 3 регистров памяти кодов частот в блок-22 памяти кода оптимальной частоты информацию об 1-й гетеродинной частоте, при которых измеренное значение коэффициента взаимного различия q 1 является наименьшим.

Если поступившее с преобразователя 14 в блок 15 сравнения значение разности не превышает значения , записанного в регистре 16 памяти, то сигналы на выходах блока 15 сравнения отсутствуют и в регистре 16 памяти и в блоках 20 и 22 остается прежняя, ранее записанная информация.

Таким образом, в блоке 20 записывается информация о коде структуры сигнала, оптимального к воздействию помехи в канале, а в блоке 22 - информация о номере (коде) гетеродинной частоты, при которой воздействие

15805766

помехи на сигнал данной структуры

5

0

минимальное.

После поступления с генератора 18 R тактовых импульсов на вход делителя 4 импульсов на R, осуществляющем деление астоть; следования импульсов на число анализируемых фазовых кодов, на его выходе формируется нм- 0 пульс, поступающий в блок 3 регистров памяти кодов частот. С выхода блока 3 в преобразователь 2 код - частота поступает информация в виде двоичного кода о значении очередной (1+1)-и гетеродинной частоты, обеспечивающей в преобразователе 1 сдвиг полосы пропускания радиотракта по частоте на значение Afp. После этого цикл измерения коэффициента взаимного различия сигналов различной структуры, определяемой фазовыми кодами в блоке 19, и помехи, присутствующей в канале, повторяется. Формула изобретения

Устройство для оценки сигналов по авт. св. № 1363499, отличающееся тем, что, с целью повышения достоверности оценки сигналов за счет уменьшения влияния помехи, между выходом генератора счетной частоты и первыми входами первого и второго перемножителей введены последовательно соединенный делитель импульсов, блок регистров памяти кодов частот, преобразователь код - частота и преобразователь частоты, второй вход которого является входом устройства, кроме того введены последовательно соединенные второй элемент И, первый и второй входы которого соединены соответственно с выходом блока регистров памяти кодов частот и с выходом блока сравнения, и блок памяти кода оптимальной частоты.

5

0

5

Изобретение относится к радиотехнике. Цель изобретения - повышение достоверности оценки сигналов за счет уменьшения влияния помех. Устройство содержит преоразователь 1 частоты, преобразователь 2 код -частота, блок 3 регистров памяти кодов частот, делитель 4 импульсов, перемножители 5.1/ 5.2, интеграторы 6.1,6.2, генератор 7 опорных частот, фазовращатель 8, квадраторы 9.1,9.2, сумматор 10, стробирующий блок 11, нормирующий блок 12, пороговый блок 13, преобразователь 14, блок 15 сравнения , регистр 16 памяти, элемент И 17, генератор 18 счетной частоты, блок 16 регистров памяти фазовых кодов, блок 2 памяти кодов оптимальной структуры сигналов, элемент И 21, блок 22 памчти кодов оптимальной частоты. Введенная совокупность блоков позволяет за счет уменьшения влияния помехи повысить достоверность оценки сигналов. 1 ил.