Устройство для оценки сигналов Советский патент 1990 года по МПК H04B17/00 

ел

со

00

00

со

Изобретение относится к радиотехнике, может использоваться в систе- мах передачи для выбора сигнало в, оптимальных к воздействию помех, и является усовершенствованием изобретения по авт. св. № 1363499.

Цель изобретения - повышение достоверности оценки сигналов при одновременном уменьшении времени выбо- ра сигнала с оптимальной структурой. На чертеже представлена структурная элекрическая схема предлагаемого устройства.

Устройство для оценки сигналов содержит кнопку 1 Пуск, RS-трт ггер 2, генератор 3 счетной частоты, блок 4 регистров памяти фазовых кодов, генератор 5 опорных сигналов, первый и второй перемножители 6,1 и 6.2, фазовращатель 7, первый и второй интеграторы 8.1 и 8.2, первый и второй квадраторы 9.1 и 9.2, сумматор 10, стробируюшдй блок 11, нормирующий блок 12, пороговый блок 13, дополни- тельный пороговый блок 14, преобразователь 15, первый блок 16 регистров, первый элемент И 17, счетчик 18, второй блок 19 регистров, формирователь 20 единичного импульса, генератор 21 тактовых импульсов, регистр 22 сдвига, первый и второй блоки 23 и 24 элементов И, блок 25 памяти, второй -элемент И 26, дополнительный преобразователь 27, блок 28 сравнения, регистр 29 памяти, третий элемент И 30, блок 31 памяти кодов оптималь- ной структуры сигналов.

Устройство работает следующим образом.

При нажатии кнопки 1 Пуск на S вход RS-триггера 2 подается напряжение к RS-триггер 2 переводится в состояние логической единицы. Напряжение, с прямого выхода RS-триггера 2 подается на первый управляющий вход генератора 3 счетной частоты, С выхода генератора 3 счетной частоты на вход блока 4 регистров памяти фазовы кодов пос- упают импульсы с периодом для поочередного подключения регистро памяти, определяюпщх структуру сигналов, к входу генератора 5 ( С меньше -длительности Т опорных сигналов). Сигнал определенной структуры Z (t) с выхода генератора 5 опорных сигналов поступает на второй вход первого пере1;1ножителя 6.1 и на вход фазовращателя 7, с выхода которого

сигнал, сопряженный по Гильберту с опорным сигналом, поступает на В горой вход второго перемножителя 6,2 На первые входы первого и второго перемножителей 6.1.и 6.2 подается помеха (t),, присутствующая в канале. Сигналы, полученные в результате перемножения, поступают на входы первого и второго интеграторов 8.1 и 8,2, где интегрируются на интервале с 6 Со, С. С выходов первого и второго интеграторов 8,1 и 8.2 сигналы поступают на входы первого и второго квадратов 9,1 и 9.2, с выходов которых поступают на входы сумматора 10. Выход сумматора 10 соединен с входом стробирующего блока 11, в котором осуществляется отсчет результата измерения в моменты времени t. if (где i 1, 2, 3,...) при поступлении на тактовый вход импульсов с выхода генератора 3 счетной частоты. Эти же импульсы поступают на тактовые входы первого и второго интеграторов 8.1 и 8,2 для сброса накопленного за период напряжения,

С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, выход которого подключен к пороговому блоку 13 и дополнительному пороговому блоку 14. Поскольку на первом этапе анализа сигналов в открытом состоянии будет находиться только дополнительный пороговый блок 14, управляющий вход которого подключен к прямому выходу RS- триггера 2, то выходной сигнал Y,, нормирующего блока 12 поступает в дополнительный пороговый блок 14, где сравнивается с нижним пороговым уровнем и f, . С выхода дополнительного порогового блока 14 напряжение и Y поступает на вход дополнительного преобразователя 27, предназначенного для преобразования напряжения и в соответствующее число импульсов. Последовательность импульсов записывается в один из регистров первого блока 16 регистров. При этом соблюдается очередность заполнения регистров.

Одновременно с этим, если уровень сигнала Y меньше нижнего порогового уровня при сравнении их в дополнительном пороговом блоке 14, то его выходной сигнал открывает второй элемент И 26 для прохояздения кодовой ий формации с выхода счетчика 18 на вхо

второго блока 19 регистров о номере анализируемого сигнала, при котором Y - и„ .Данная кодовая комбинация записывается в регистры второго блока 1 9 в порядке очередности поступления. Счетчик 18 осуществляет подсчет импульсов, формируемых генератором 3 счетной частоты на первом (предварительном) этапе анализа сигналов и только при Подаче на управляющий вход счетчика 18 напряжения логической единицы с прямого выхода RS-триггера 2.

После окончания предварительного анализа последнего п-го варианта сигнала в регистры первого блока 16 будет записана информация об относительных уровнях оценки взаимодействия вариантов сигналов и помехи в канале U |- J, а в соответствующие им регистры второго блока 19 - информация о номерах оцениваемых сигналов, при которых У. и.

При поступлении п-го импульса с генератора 3 счетной частоты на вход счетчика 18 с его второго выхода поступит сигнал на входы формирователя 20 единичного импульса и генератора 21 тактовых импульсов. Выходной импульс формирователя 20 поступает на информационный вход регистра 22 сдвига в виде логической единицы, которая при поступлении на тактовые входы данного регистра импульсов с выхода генератора 21 продвигается по триггерам регистра 22.

Опрашивающие .импульсы с выходов триггеров регистра 22 сдвига последовательно поступают на вторые входы соответствующих элементов И первого блока 23, первые входы которых соединены с выходами триггеров соответствующих регистров первого блока 16. Опрос регистров первого блока 16 начинается с анализа состояния последнего триггера одно временно для всех регистров, далее анализируется предпоследний триггер и т.д. Импульсы с элементов И первого блока 23 поступают на первые входы элементов И второго блока 24, вторые входы которых соединены с триггерами соответствующих регистров второго блока 19 регистров. В зависимости от информации записанной в регистры второго блока 19, открываются соответствующие элементы И второго блока 24.

98189

С выхода второго блока 24 элементов И в первую очередь поступает информация о номере того сигнала, при J взаимодействии которого с помехой в канале уровень напряжения на выходе нормирующего блока 12 минимальный, Информация о номерах сигналов (по результатам первого этапа анализа)

10 поступает в блок 25 памяти, где она распределяется по ячейкам памяти следующим образом: в первой ячейке - номер сигнала, при котором уровень напряжения на выходе нормирующего бло15 ка 12 минимальный (а, следовательно, напряжение на выходе дополнительного порогового блока 14 U U - Y максимальное и соответствующий регистр первого блока 16 записано наибольшее

число импульсов); во второй ячейке - номер сигнала, соответствующий несколько большему уровню напряжения на выходе нормирующего блока 12, и т.д. Таким образом, первый этап анализа

25

сигналов заканчивается ранжировкой

номеров сигналов в блоке 25 памяти.

При прохождении единичного импульса через все триггеры регистра 22 сдвига на его втором выходе появляет- 30 ся сигнал, который поступает на R вход RS-триггера 2 и перебрасывает данный RS-триггер 2 в состояние логического нуля.

На втором этапе анализа сигналов 5 останавливается работа счетчика 18 и дополнительного порогового блока 14, подключенных к прямому выходу RS-.триггера 2. Напряжение с инверсного выхода RS-триггера 2 подается на 0 второй вход генератора 3 счетной частоты и на первый вход третьего элемента И 30. Импульсы, период следования Т которых равен длительности элемента анализируемых сигналов и достато- 5 чен для получения окончательной оценки сигнала, с выхода генератора 3 через открытый третий элемент И 30 поступают на управляющий вход блока 25 памяти. Данные импульсы обеспечивают 0 последовательно подключение ячеек памяти блока 25 к второму входу блока 4 регистров памяти фазовых кодов.

С выхода генератора 3 счетной частоты на вход блока 4 поступают такто- 5 вые импульсы с периодом Т для подключения регистров памяти фазовых кодов к генератору 5 опорных сигналов,в порядке, определяемом кодовой информацией, поступающей с выхода блока 25

1

памяти. Сигнал определенной структуры с выхода генератора 5 опорных сигналов поступает на второй вход первого перемножителя 6.1 и на вход фазовращателя 7, с выхода которого сигнал, сопряженный по Гильберту с опорным сигналом, поступает на второй вход второго перемножителя 6.2. На первые входы первого и второго перемножителей 6.1 и 6.2 подается помеха присутствующая в канале.

Сигналы, полученные в результате перемножения, поступают на входы первого и второго интеграторов 8.1 и 8.2, где интегрируются на интервале ,TJ длительности элемента опорного сигнала. С выходов первого и второго интеграторов 8.1 и 8.2 сигналы поступают на входы первого и второго квадраторов 9.1 и 9.2, с выхода которых поступают на входы сумматора 10 Выход сумматора 10 соединен с входом стробирующего блока 11, в котором осуществляется отсчет результата в моменты времени, кратные целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход стробирующего блока 11 импульсов с выхода генератора 3 счетной частоты. Эти же импульсы поступают на тактовые входы первого и второго интеграторов 8.1 и 8.2 для сброса накопленного за период Т напряжения.

С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, с выхода которого измерен- гое значение коэффициента взаимного

различия опорного сигнала и помехи- g поступает в пороговый блок 13, открытый напряжением с инверсного выхода КЗ-триггера 2. В пороговом блоке 13 измеренное значение коэффициента взаимного различия g сравнивается с некоторым верхним пороговым значением g , определяемым допустимым значением вероятности ошибки Рдц,. С выхода порогового блока 13 напряжение U,, равное разности между пороговым значением g и измеренным значением g коэффициенг а взаимного различия (и g.p - g ), поступает на вход преобразователя 15, в котором происходит преобразование напряжения U в двоичный код X , поступающий затем на первый вхОд блока 28 сравнения. На второй вход блока 28 сравнения поступает информация с регистра 29 памяти о максимальном зна10

5

8189

0

5

5

0

5

8

чении разности (g - gf ), jfJb2,...- ..., г - 1 j (соответствующей минимальному значению gp, полученной при измерении коэффициента взаимного различия ,всех предьщущих г - 1 вариантов структур опорных сигналов и помехи. Если по ступившие в блок 28 с выхода преобразователя 15 значение Х превышает значение X ; , записанное в регистре 29 памяти, с выхода блока 28 в регистр 29 памяти записывается новая информация X , являющаяся максимальной для всех г структур опорных сигналов. При этом с первого выхода блока 28 сравнения на второй вход первого элемента И 17 поступает сигнал, открывающий данный элемент для записи с блока 4 регистров памяти фазовых кодов в блок 31 памяти кодов оптимальной структуры информации об г-м коде структуры сигнала, при котором измеренное значение коэффициента взаимного различия является наименьшим. Если поступившее с преобразователя 15 в блок 28 сравнения значение разности Х не превышает значения

J ти

записанного в регистре 29 памя- , то сигналы на выходах блока 28

0 сравнения отсутствуют и в регистре 29 памяти и блоке 31 остается прежняя, ранее записанная информация.

Таким образом, на первом этапе в течение длительности времени f7, намного меньшей длительности Т элемента сигнала, осуществляется предварительный анализ помехозащищенности сигналов с .определенными структурами, по результатам которого производится ранжировка номеров кодовых структур- в дополнительном блоке памяти. На втором эпате уточняются результаты выбора оптимальной структуры сигнала, при этом отпадает необходимость анализа всех структур сигналов.

Формула изобретения

Устройство для оценки сигналов по авт. св. № 1363499, отличающееся тем, что, с целью повьше- ния достоверности оценки сигналов при одновременном уменьшении времени выбора сигнала с оптимальной структурой, между выходом нормирующего блока и дополнительным входом блока регисг тров памяти фазовых кодов введены последовательно соединенные дополнительный пороговый блок, дополнитель

15

ный,преобразователь, первый блок регистров, первый блок элементов И, второй блок элементов И и блок памяти между выходом генератора счетной частоты и его тактовым входом введены последовательно соединенные счетчик, генератор тактовых импульсов, регистр сдвига и RS-триггер, кроме того, введены второй элемент И, первый и второй входы которого соединены соответственно с выходом дополнительного порогового блока и вторым выходом чика, второй блок регистров, вход и выход которого соединены соответственно с выходом второго элемента И и вторым входом второго блока элементов И, формирователь единичного импульса, вход и выход которого соеди

89

10

нены соответственно с первым выходом счетчика и вторым входом регистра сдвига, третий элемент К, первый вход и выход которого соединены соответственно с выходом генератора счетной частоты и управляющим входом блока памяти, кнопка Пуск соединяется с вторым входом RS-триггера, второй выход которого соединен с входом записи генератора счетной частоты, с вторым входом третьего элемента И и , с управляющим входом порогового блока, первый выход RS-триггера соединен с управляющими входами счетчика и дополнительного порогового блока, второй выход регистра сдвига соединен -с вторым входом первого блока элементов И,

Изобретение относится к радиотехнике. Цель изобретения - повышение достоверности оценки сигналов при одновременном уменьшении времени выбора сигналов с оптимальной структурой. Цель достигается введением порогового блока 14, преобразователя 27, блока 16 регистров, блоков 23 и 24 элементов И, блока 25 памяти, счетчика 18, генератора 21 тактовых импульсов, регистра 22 сдвига, RS-триггера 2, элемента И 26, блока 19 регистров, формирователя 20 единичного импульса, элемента И 30. Анализ оценки сигналов проводится в два этапа. По результатам анализа первого этапа информация о номерах сигналов поступает в блок 25. Информация анализа второго этапа поступает на управляющий вход блок 25. На первом этапе анализа осуществляется предварительный анализ помехозащищенности, на втором этапе уточняются результаты выбора оптимальной структуры сигнала. 1 ил.