Устройство управления Советский патент 1988 года по МПК G06F9/00 

информационного входа блока формирования команд соединены с управляющими входами мультиплексора и со старшими разрядами адреса постоянной памяти микрокоманд, второй информационньй вход блока формирования команд соединен с управляющими входами мультиплексора, выход которого соединен с

младшими разрядами адреса микрокоманд постоянной памяти микрокоманд, выход поля кода команды соединен с выходом кода команды блока формирования команд, выход поля номера объекта управления постоянной памяти команд соединен с выходом номера объекта управления блока формирования команд.

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для управления специализированными вычислительными системами и АСУ ТП, работающими в реальном масштабе времени.

Цель изобретения - повышение быстродействия устройства.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - функциональная схема блока формирования команд на фиг.3 - временная диаграмма работы устройства.

Устройство управления (фиг.1) содержит блок 1 формирования команд, регистр 2 команд, счетчик 3, дешифратор 4, мультиплексор 5, генератор 6 импульсов, триггер 7, блок 8 элементов И, первый 9, второй 10, третий 1 элементы И, элемент ИЛИ 12, первый 13 и второй 14 элементы задержки, элемент НЕ 15, второй вход 16 блока формирования команд, вход 17 пуска и вьсходы 18 устройства, выходы кода команды 19.1 и поля длительности такта 19.2 блока 1, выходы 20 поля адреса, поля номера объекта 21, поля типа управляющего сигнала 22 и признака конца работы 23 регистра 2.

Блок 1 формирования команд содержит (фиг.2) постоянную память 24 команд и мультиплексор 25.

Устройство работает следующим образом.

В исходном состоянии все элементы памяти находятся в нулевом состоянии (цепи установки исходного состояния условно не показаны).

После прихода сигнала Пуск на вход 17 триггер 7 устанавливается в единичное состояние и разблокирует генератор 6 импульсов. Первым импульсом с выхода генератора 6, проходящим через открытый элемент И 9, производится запись кода первой команды

в регистр 2 и кода длительности такта в счетчик 3 с выходов 19.1 и 19.2 блока 1.

Это приводит к появлению единичного сигнала на выходе элемента ИЛИ

12, закрывается элемент И 9, открывается элемент И 10. Мультиплексор 5 настраивается на передачу информации на входы элементов И 8 с одного из своих входов.

Импульс, задержанный элементом 13, проходит на счетный вход счетчика 3 и уменьшает его содержимое на единицу. Если мультиплексор 5 настроен на передачу на выход сигналов от элемента И 10, то этот импульс поступает на элементы И 8 и далее через один из них на выход 18 устройства.

Очередным импульсом происходит уменьшение содержимого счетчика 3 и работа продолжается далее аналогично до тех пор, пока не произойдет обнуление счетчика 3. Это приводит к появлению единичного сигнала на выходе элемента НЕ 15, которым разрешается запись очередных кодов в регистр 2 и счетчик 3.

На временной диаграмме (фиг.З) во втором такте приведен пример выдачи управляющего сигнала, если в счетчик 3 записывается код 101, а мультиплексор 5 настраивается на выдачу информации с второго выхода счетчика.

После появления на выходе 23 единичного сигнала и обнуления счетчика 3 происходит установка в О триггера 7, который блокирует работу генератора 6 импульсов.

ш

Г

го

16

25

18

Фиг.1

1

i Ш л

24

I 19.2

Фиг, 2

Фиг.З