Устройство для группового контроля логических блоков Советский патент 1988 года по МПК G06F11/26 

ш

1

Ичобретеиие (ггиосится к нычисля- lejibHoii технике, в частности к уст- 1Н)Г|Стн;1М для обнаружения ошибок и контроля логических блоков.

Цель изобретения - повышение опе- 1)лтивности контроля.

На фиг.1 представлена схема уст- poiicTBa; на фиг. 2 - схема сравнения. Устройство содержит группу логических блоков 1. 1 - 1 .N г енератор 2 импульсов, элементы И 3 - 7, счетчик 8, генератор 9 тестов, триггеры 10 и II, блок 12 памяти начальных условий регистр 13 сдвига, регистр 14, эле- менть 1Ш11 15 и 16, коммутатор 17 на элементах И, блок 18 индикации, коммутаторы 19 с тремя состояниями на выходе, группу схем 20 сравнения, кнопки Сброс 21 и Пуск 22 и переключатель 23 режима работы, блок 14 хранения эталона. Схема сравнения (фиг.2) содержит (т+1)-входовую схем ДИОДНОЕ ИЛИ 25, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26 и (т+1)-входовую схему ДИОДНОЕ И 27.

Вместо блока 18 индикации может быть использовано печатающее устройство с соответствующим блоком управления или блок связи с ЭВМ высщего ранга.

Устройство работает следующим образом.

При замыкании кнопки Сброс 21 импульсы с выхода генератора 2 импульсов поступают на входы сброса блока 18 индикации счетчика 8 и регистра 14. При этом производится их установка в исходное состояние. Од- новремеЕпю импульсы поступают на вход установки триггера 10 через элемент ИЛИ 16, на вход сброса триггера II и на один из адресных входов блока 12. При этом во всех разрядах регистра 13 сдвига, кроме последнего, записываются логические 1, . триггер И устанавливается в нулевое а триггер 10 - в единичное состояние Сигнал высокого уровня с прямого выхода триггера 10 разрешает прохождение импульсов от генератора 2 импульсов через элемент И 3 на счетный вход счетчика 8. Одновременно сигнал низкого уровня с инверсного выхода триггера 10 закрывает элемент И 5. В процессе заполнения счетчика импульсами генератор 9 тестов формирует на своих выходах тестовые комбинации сигналов, которые подаются од32

новременно на входы всех контролируемых логических блоков I. 1-1.Ыи блока 24. Поскольку регистр 14 обнулен, а в регистр 13 сдвига записаны логические 1, то на выходах всех элементов И коммутатора 17 присутствуют сигналы логической 1, которую поддерживают в открытом состоянии

коммутаторы 19. Поэтому выходные сигналы всех контролируемых блоков поступают на входы схем 20 сравнения группы В случае совпадения логических уровней всех одноименных сигналов, что свидетельствует об исправности всех контролируемых логических блоков, устройство работает до тех пор, пока на выходе Конец теста генератора 9 тестов не появит оя сигнал низкого уровня. Этот сигнал запрещает прохождение импульсов через элемент И 3 на счетный вход счетчика В и одновременно инициирует формирование сообщения об окончании теста

в блоке 18 индикации.

В том случае, -если в процессе прохождения теста возникнет несоответствие значения хотя бы одного из выходных сигналов логических блоков

значению одноименного сигнала блока 24 хранения эталона соответствующая схема сравнения формирует сигнал несовпадения уровня, которьш через элемент ИЛИ 15 поступает на входы

элементов И 4 и 5, на установочньй вход триггера 11 и на вход сброса триггера 10.

По переднему фронту сигнала несовпадения происходит сброс триггера 10 и срабатывание, блока 12 по второму адресному входу. При этом обнуляются все разряды регистра 13 сдвига, кроме первого. Это приводит к закрытию всех элементов И коммутатора 17, к отключению выходов всех контролируемых логических блоков от схем 20 сравнения и к снятию сигнала несовпадения. Задним фронтом сигнала несовпадения устанавливается в 1

триггер 11 и сигнал логической 1 с его прямого выхода открывает элемент И 4.

Сброс триггера 10 приводит к запрету прохождения импульсов от генератора 2 импульсов через элемент И 3 на счетчик 8 и разрешает их прохождение через элемент И 5 на сдвигающий вход регистра 13 сдвига. Поскольку кнопка Пуск 22 замкнута, импульсы

3

и 6 на

1

элемент

не нроходят черея ИЛИ 16.

Поступление импульсов на вход управления сдвигом регистра 13 сдвига вызывает последовательное продвижение логической 1 по его разрядам При этом последовательно открываются соответствующие элементы И коммутатора 17 что приводит к последователь Ному подключению контролируемых логических блоков к схемам 20 сравнения. Поскольку состояние логических блоков и блока 2Д зафиксировано, данный процесс продолжается до тех пор, пока схемы сравнения не обнаружат несовпадения значения хотя бы одного сигнала подключенного в данный момен логического блока со значением одноименного сигнала эталонного блока 24 При этом на выходе элемента ИЛИ 15 формируется сигнал несовпадения высокого уровня, который через открытый элемент И 4 поступа нт на строби- рующий вход регистра 14 и вызьшает запись логической 1 в разряд регистра 14, соответствующий номеру обнаруженного неисправного блока.

Появившийся при эток на инверсном выходе регистра 14 сигнал логического о закрывает соответствующий элемент И коммутатора 17 и отключает неисправный блок от схем 20 сравнениг. Одновременно этот сигнал инициирует запись в блок 18 индикации номера неисправного блока, номера такта тестовой последовательности, зафиксированного счетчиком 8, и номеров контактов контролируемого блока, на которых выявлено несовпадение сигналов.

Указанный процесс продолжается до момента просмотра последнего IKOHT- ролируемого блока, после чего логическая 1 появляется в последнем (М+2)-м разряде регистра 13 сдвига. Дальнейшая работа устройства зависит от положения переключателя 23 режима Если замкнуты 2 и 3-й контакты переключателя 23 режима, то сигнал высокого уровня с (N+2)-ro разряда регистра 13 сдвига не проходит на вход элемента ИЛИ 16, и устройство остается зафиксированным в данном состоянии. Это дает возможность в случае выявления неисправных блоков с помощью дополнительной аппаратуры определить неисправные элементы в конт1372323

15

20

Q

5

0

5

0

5

0

5

ролируеьп гх блоках и произнести ргм(.н 1 последних„

Переход к поиску следуыщей неисправности в этом случае инициируется размыканием кнопки Пуск 22.

При размыкании кнопки Пуск 22 разрешается прохождение импульсов от генератора 2 импульсов через элементы И 5 и 6 на вход элемента И.ПИ 16. Появление сигнала высокого уровня на любом из входов элемента ИЛИ 16, в том числе и поступление сигнала высокого уровня с выхода (N+2)-ro разряда регистра сдвига при замкнутых первом и третьем контактах переключателя 23 режимов приводит к появлению сигнала логической 1 на его выходе. Передний фронт этого сигнала сбрасывает триггер в исходное состояние и, попав на адресный вход блока 12, считывает из него код и записывает во все разряды регистра 13 сдвига, кроме последнего, логические 1. Задний фронт сигнала с выхода элемента ИЛИ 16 устанавливает триггер 10 в состояние 1. При этом вновь запрещается прохождение импульсов на регистр 13 сдвига через элемент И 5 и разрешается прохождение импульсов через элемент И 3 на счетный вход счетчика 8. Вновь Начинается заполнение счетчика 8 и формирование тестовых воздействий генератором 9 тестов, т.е. схема продолжает работать по основному алгоритму с той лишь разницей, что в блоке индукции зарегистрированы номера неисправных блоков и номера тактов тестовой последовательности, на которых были обнаружены неисправности. Поскольку в регистре 14 записаны логические 1 в разряды, соответствующие номерам неисправных блоков, то на входах соответствуюш 1х элементов И коммутатора 17 присутствуют сигналы низкого уровня, выходы неисправных блоков оказываются отключенными от схем 20 сравнения и не влияют на ход дальнейшего контроля.

Использование коммутаторов 19 с тремя состояниями на выходе и предложенной структуры схемы сравнения (фиг.2) позволяет достаточно просто нараршвать количество контролируемых логических блоков без существенного усложнения устройства, а также отказаться от перестройки схем сравнения при отключении и извлечении произвольного количества логических блоков.

Jro достигается за счет nciiojujsoba- пия особенностей схем /ШОДИОК И и

даодноЕ или.

Схема сравнения работает следующим образом.

При совпадении логических уровней на всех входах схемы 20 сравнения логические уровни на выходах схем ДИОДНОЕ И 27 и ДИОДНОЕ ИЛИ 25 также совпадают и на выходе элемента 25 неравнозначности имеется сиг}1ал низкого уровня. Если же присутствует сигнал, значение которого отличается от остальных, то логические уровни сигналов на входах элемента 26 неравнозначности будут различными и на выходе элемента 26 неравнозначности появится сигнал несовпадения высокого уровня. В то же время отсутствие всякого сигнала на одном или нескольких входах схемы 20 сравнения (обрыв но входам) не оказывает влияния на ее работу„

Наиболее эффективным является использование устройства при функциональном контроле и разработке ТЭЗов. В этом случае производительность труда контролера возрастает в N раз по сравнению с традиционными последовательными методами контроля

Формула изобретения

Устройство для группового контроля логических блоков,содержащее генератор тестов, блок индикации, генератор импульсов, кнопку сброса, кнопку пуска, два элемента И, два триггера, первый элемент ИЛИ, счетчик, регистр, первый коммутатор и группу схем сравнения, причем группа выходов Равно схем сравнения группы соединена с первой группой информационных входов блока индикации и группой входов первого элемента ИЛИ выход которого соединен с входом сброса первого триггера и первым входом первого элемента И, выход которого соединен со стробирующим входом регистра, группа выходов поля тестов генератора тестов является группой выходов устройства для подключения к группам входов контролируемых логических блоков группы, выход генератора импульсов соединен с первым входом второго элемента И и первым неподвижным контактом кнопки

23236

сброса, вьгкод второго элемента И сое- дпне)( со счетным входом счетчика, разрядные выходы которого соединены

, с второй группой информациоиньгх входов блока индикации и с адресными входами генератора тестов, второй неподвижный контакт кнопки сброса соединен с входами сброса счетчика и

10 второго триггера, о тличаю-. щ е е с я тем, что, с целью повышения оперативности контроля, устройство содержит регистр сдвига, блок памяти начальных условий, переключа 5 те;1Ь режима работы, коммутаторы с

второго по (М+1)-й (N-число контролируемых однотипных логических блоков в группе), блок хранения эталона, третий, четвертый и пятый элементы

20 И и второй элемент ИЛИ, причем первый вход третьего элемента И соединен с выходом генератора импульсов, выход третьего элемента И соединен с первым входом четвертого элемента И и

25 входом управления сдвигом регистра сдвига, разрядные выходы которого с второго по (М+1)-й соединены с информационным входами регистра и управляющими входами первого коммутатора,

30 группа информационных входов которого соединена с группой инверсных выходов регистра и с третьей группой информационных входов блока индикации, .вход разрешения которого соединен с вторым неподвижным контактом кнопки сброса, первым входом второго элемента ИЛИ, первым адресным входом блока памяти начальных условий и входом сброса регистра, выходы блока памяти начальных условий соединены с информационными входами регистра сдвига, (М+2)-й разрядный выход которого подключен к первому неподвижному контакту переключателя режима работы, второй неподвижный и подвижный контакты которого подключены соответственно к щине нулевого потенциала устройства и второму входу второго элемента ИЛИ, выход которого соединен с единичным входом первого триггера,

50

35

40

45

прямой и инверсный выходы которого соединены с вторыми входами второго и третьего элементов И соответственно, выходы первого коммутатора соединены с управляющими входами комму- 55 таторов с второго по (М+1)-й, информационные входы которых являются входами устройства для подключения к выходам контролируемых логических блоков группы, j -е выходы (j 1,..., m m-число выходов одного контролируемого логического блока группы) коммутаторов с второго по(М+1)-й соеди- немы с L-ми входами соответствующих схем сравнения группы, (m+l)e входы которых соединены с выходами блока хранения эталона, группа адресных входов которого соединена с группой выходов поля тестов генератора тестов, выход признака конца теста которого соединен с третьим входом второго элемента И и входом блокировки блока индикации, при этом первый и второй неподвижные контакты кнопки

пуска подключены к шине нулевого потенциала устройства и второму входу четвертого эпрмента И соответственно выход четвертого элемента И соединен с третьим входом второго элемента ИЛИ, прямой и инверсный выходы второго триггера соединены с вторым входом первого элемента И и первым входом пятого элемента И соответственно, выход пятого элемента И соединен с вторым адресным входом блока памяти начальных условий, а второй вход пятого элемента И соединен с выходом первого элемента ИЛИ и с единичным входом второго триггера.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля группы однотипных логических блоков. Цель изобретения - повышение оперативности контроля. Устройство содержит группу логических блоков 1, генератор импульсов 2, элементы И 3-7, счетчик 8, генератор 9, триггеры 10, 11, блок памяти начальных условий 12, регистр сдвига 13, регистр 14, элементы ИЛИ 15,16, коммутатор 17, блок индикации 18, коммутаторы 19, группу схем сравнения 20, кнопки Сброс 21, Пуск 22, переключатель режима работы 23, блок хранения эталона 24. В случае обнаружения ошибки по сигналу через элемент ИЛИ 15 из блока памяти считывается код 100...О, что приводит к закрытию всех элементов коммутации коммутатора 17 и отключение выходов контролируемых блоков 1 от схем сравнения 20 и снятию сигнала несовпадения. Единица из первого разряда регистра сдвига 13 последовательно продвигается и открывает соответствующие элементы коммутации коммутатора 17, тем самым последовательно подключаются логические блоки. Процесс повторяется до обнаружения сигнала несовпадения, и в блок индикации записываются номер неис- правного блока, номер теста, номер контакта, на котором произошло несовпадение. 2 ил. (Л

Г

W.1