Устройство для контроля логических схем Советский патент 1988 года по МПК G06F11/26 

(риг. /

Изобретение относится к вычислительной технике, а именно к устройствам для контроля логических схем.

Цель изобретения - повышение дос- товерности контроля.

На фиг.1 показана схема устройства для контроля; на фиг,2 - схема блока управления; на фиг,3 - временная диаграмма работы устройства; на фиг, 4 временная диаграмма работы блока управления.

Устройство (фиг,1) содержит генератор 1 тестов, регистр) 2 теста, группу цифроаналоговых преобразовате- лей 3, вторук схему 4 сравнения, контролируемую схему 5,вычитатель 6, блок 7 синхронизации, блок 8 индикации, блок 9 хранения эталонов, ре

гистр 10 входов-выходов, коммутатор II входов-выходов, элементы 12-1 с третьим состоянием, элемент ИЛИ- НЕ 15, шинные формирователи 16, регистр 17 маски, генератор 18 синхроимпульсов, перв.ую группу элементов И 19, группу счетчиков 20, вторую группу элементов И 21, группу форми- рователер импульсов образованную из группы элементов НЕ 22 и группы дифференцирующих элементов 23,регистр 2 эталонных временных интервалов, первую схему 25 сравнения, группу элементов 26 задержки.

Блок управления (фиг,2) содержит элемент 27 задержки, элемент И 28, элемент НЕ 29, счетчик 30, элемент НЕ 31, элемент ИЛИ-НЕ 32, элемент И 33, триггер 34, элемент ИЛИ-НЕ 35, семь элементов НЕ 36, кнопка 37 начальной установки, дешифратор 38, дифференцирующий элемент 39,

Г енератор тестов предназначен для введения информации, необходимой для анализа схемы 5, Регистр 2 предназначен для хранения и выдачи на блоки 3 и 4 необходимой информации в дискретной форме для анализа схемы 5

Группа цифро-аналоговых преобразователей 3 предназначена для преобразования информации, поступающей с регистра 2 в дискретной форме, и выдачи ее в виде сигналов в аналоговой форме через коммутатор 11 на конролируемую схему 5 или входы вычита- теля 6 и формирователи 16,

Схема 4 сравнения предназначена для сравнения сигналов в дискретной форме, поступающих с вычитателя 6 и

регистра

с которого задается этад

5

0

5

0

5

0

5

0

5

лонный результат, а также выдачи результатов сравнения в блоки 7 и 8,

Вычитатель 6 предназначен для анализа сигналов в аналоговой форме, поступающих с коммутатора 11, путем сравнения их с эталонами верхних и нижних параметров, поступающими с блока 9 хранения эталонов, а также преобразования сигналов аналоговой формы, поступающих с выходов коммутатора 11 , в сигналы дискретной формы, выдаваемые в схему 4 сравнения.

Блок 7 синхронизации вырабатывает управляющие сигналы и синхронизирует работу всего устройства в зависимости от сигналов, поступающих на него с блоков J,4 ,и 25, Блок 8 индикации предназначен для индикации результатов сравнения. Блок 9 хранения эталонов предназначен для хранения верхних и нижних пределов параметров в соответствии с требованиями, предъявляемыми к параметрам контролируемой схемы 5,

Регистр 10 предназначен для хранения и выдачи на коммутатор 11 информации о входах-выходах схемы 5, Коммутатор 11предназначен для коммутации входов-выходов схемы объекта 5, Если на управляющие входы коммутатора И проходит код (01) с выходов регистра JO, элемент 12 открывается, а элементы J3 и 14 закрываются. Контрольные сигналы с выхода регистра 2 через преобразователь 3 доступают на вход контролируемой схемы 5, Если на управляющие входы коммутатора приходит соответствующая комбинация (10) с выхода регистра 10, элементы 12 и 13 закрыты и открыт элемент 14, Сигнал данного выхода контролируемой схемы поступает через элемент 14 на вход вычитателя 6 и формирователи 16,

Если на управляющие входы коммутатора 11 приходит соответствующая комбинация (ОО), выходной сигнал элемента Ш1Р1-НЕ 15 открывает элемент 13, а управляющие сигналы регистра 10 закрывают элементы 12 и 14, Тестовые сигналы с выхода регистра 2 через преобразователь 3 поступают на преобразователь 6 и формирователи 16 и обеспечивается пассивный режим коммутации устройства с контролируемым объектом, что позволяет достигнуть логической гибкости, возможности кон т- роля параметров логической схемы по

заданным пределам, оперативностн пе- рестройкн устройства при-смене объекта контроля и перехода в режим самоконтроля .

Формирователь предназначен для преобразования различных сигналов в уровни сигналов транзисторно-транзисторной логики (ТТЛ).

Регистр 17 маски предназначен для хранения и выдачи информации, управляющей прохождением импульсов с генератора 18 через элементы И 19. При наличии на входе злемента И 19 разрешающего сигнала с регистра 17 в течение времени присутствия на другом входе элемента И 19 единичного информационного сигнала с соответствующего выхода формирователя 16 на вход соответствующего счетчика 20 прохо- дят импульсы стабильной частоты генератора 18, Число этих импульсов, проходящих на вход того или иного счетчика, определяет длительность соответствующего информационного сигнала

Группа элементов И 21, группа элементов НЕ 22 и группа дифференцирующих элементов 23 обеспечивают прохождение сигналов со счетчиков на схему 25 сравнения лишь после окончания счета. Сигналом, разрешающим прохождение сигналов с какого-либо счетчика через соответствующие элементы И 21, является производная заднего фронта единичного информационного сигнала с соответствующего выхода формирователя 16, сброс счетчика осуществляется той же производной заднего фронта информационного сигнала с некоторым запаздыванием, обеспечивае- мым соответствующим элементом 26 задержки.

Регистр 24 предназначен для хранения и выдачи на схему 25 необходимой информации по временным характерис- тикам сигналов в дискретной форме для анализа схем объекта.

Схема 25 сравнения временных интервалов предназначена для сравнения сигналов в дискретной форме, посту пающих с группы счетчиков 20 через группу элементов И 21 и регистра 2А, а также выдачи результата сравнения в блоки 7 и 8.

На фиг.З приведены временные диаграммы сигналов, поясняющие принцип работы устройства.

Программа проверки объекта и тестирования устройства, в качестве но

5 0 5

Q Q

5

,.

5

сителя которой выбрана перфолента, начинается с кода Начало программы, после которого следует код, определяющий режим коммутации каждого входного-выходного узла, при котором выходы регистра 2 подключаются через группу элементов коммутатора 1 1 к входам вы читателя 6 и формирователей 16. Далее следует подпрограмма тестового контроля устройства, состоящая из 3n+J строк, где п - максимальное число контактов подключения анализируемой схемы.

Каждые три строки подпрограммы со ответствуют определенному каналу тракта контроля, а записанная в них информация соответствует коду того сигнала с определенными параметрами, которым необходимо произвести контроль канала. При проверке устройства контролируются все каналы прохожде- ния информации. О правильности работы устройства свидетельствуют сигналы, поступающие со схем А и 25 сравнения на блок 7, который выдает на генератор J синхросигнал, по которому формируется следующий тестовый набор. В случае какой-либо неисправности со схемы 4 и/или 25 на блоки 7 и 8 поступает сигнал Неисправность устройства, по которому блок 7 прекращает дальнейщий ввод тестов,блок 8 высвечивает табло Неготовность, а также указывает адрес неисправности устройства, после чего неисправность устраняется оператором и цикл проверки повторяется. Если программа контроля устройства прощла успешно, с перфоленты по сигналу блока 7 в генератор J поступает код Конец подпрограммы контроля устройства, соответствующий сигнал генератора J в блоке 7 вызывает формирование команд возврата в исходное состояние всех блоков устройства, после чего на выходных шинах регистра JO с генератора 1 устанавливается код, который переводит коммутатор в режим Контроль объекта, причем узлы коммутатора, соответствующие входам контролируемого объекта, настраиваются на вывод контрольной информации из устройства На объект контроля, а узлы, соответствующие выходам схемы, устанавливаются в состояние Ввод, на соответствующих входах формирователей J6 устанавливаются требуем.1с значения уставок.

Далее производится контроль объек та. Информация трех строк подпрограммы считывается из генератора 1 в регистры 2, 24 и 17. Пр}1 этом в каждом разряде регистра 2 формируется кодовая информация, задающая сигнал с необходимыми амплитудными и временными параметрами по каждому контакту контролируемой схемы 5, в разрядах ре- гистра 24 формируются кодовые комбинации, задающие сигналы с требуемым временным параметром по тем контактам с кон7ролируемого объекта, по которым необходим контроль временных характеристик,сигналов, на соответствующих выходах регистра 17 устанавливаются единичные уровни напряжения. Содержимое регистра 2 по команде из блока 7, вырабатываемой так же, как и в процессе контроля устройства,по коду считывания строки преобразуется в аналоговую форму через преобразователь 3 и поступает через коммутатор 1 на контролируемую схему 5. Эта же информация с рег истра 2 поступает в схему 4 сравнения. Блок 7 осуществляет опрос контролируемой схемы 5 по всем контактам.

Сигнал в аналоговой форме поступа ет от контакта через коммутатор 11, вычитатель 6 и формирователи 16. В вычитателе 6 сигнал гшализируется по величине сравнения с эталонами верхнего и нижнего пределов анализируемой амплитуды. Результат преобразуется в дискретную форму и по команде блока 7 подается на схему 4 сравнения, где сравнивается с сигналами,поступающими с регистра 2. Результат сравнения подается в блоки 7 и 8. В формирователях 16 коммутаторов уровн сигналов преобразуются в уровни ТТЛ и поступают на вторые входы трехвхо- довых элементов И. Через те элементы на первом и втором входах которых присутствуют единичные уровни, на входы соответствующих счетчиков 20 -проходят импульсы с генератора J8. Пост т1ление импульсов на входы счетчиков прекращается с окончанием действия соответствующих единичных сигналов с выходов формирователей на вторые входы элементов И J9, Таким образом, в счетчиках 20 оказьшаются записанными числа, характеризующие длительность сигналов на соответствущих выходах контролируемого объекта. Элементы НЕ 22 и дифференцирующие

5

g „

0

5

элементы 23 из заднего фронта единичных сигналов с выходов формирователей 16 формируют импульсы, которые разрешают прохождение сигналов с выходов счетчиков 20 через элемен1ы 21 на схему 25 сравнения временных интервалов, где эти сигналы сравниваются с сигналами, поступающими с регистра 24. Результат сравнения подается в блоки 7 и 8. Если анализируемая схема по данной подпрограмме работает нормально, блок 7 вырабатывает сигнал для считывания следующей программы, и цикл повторяется. По окончании всей программы проверок блок 7 вырабатывает сигнал о годности контролируемой схемы 5, который поступает в блок 8 индикации и высвечивает табло Годен.

В случае несоответствия логического функпдюнирования либо заданных амплитудных и/или временных параметров проверяемой схемы 5 в соответствии с программой, блок 7 вырабатывает сигнал, останавливающий дальнейшую проверку объекта. Этот сигнал поступает в блок 8 индикации, который высвечивает табло Брак, а также указывает адрес неисправности контролируемой схемы. Это позволяет включить в устройство диагностику отказов. При Необходимости дальнейшая проверка контролируемой схемы осуществляется ручным запуском устройства..

Блок работает следуюшд м образом.

Перед началом работы кратковремен- ньси нажатием кнопки элементы с памятью устанавливаются в исходное состояние: счетчик 30 - в начальное состояние, триггер 34 - в единичное состояние.

Синхроимпульсы с генератора тестов поступают на вход элемента задержки, который служит для задержки синхроимпульсов относительно соответствую- uiyix информационных сигналов на время, необходимое для окончания переходных процессов в блоках, на которые поступают информационные сигналы.

Единичный сигнал с прямого выхода триггера 34 разрешает прохождение синхроимпульсов с выхода элемента задержки через элемент И 28, счетный вход счетчика 30. Сигналы с выхода счетчика поступают на входы дешифратора 38. Счетчик с дешифратором выполняют функции распределителя импульсов , Сигналы с выходов дешифратоpa инвертируются элементами НЕ 36 в соответствии с временной диаграммой, приведенной на фиг,Д и последовательно управляют работой блоков 10,2,3, 6,16,48.

Нулевой импульс с выхода дешифратора 38 поступает на вход сброса триггера 34 и устанавливает его в состояние О. При этом происходит остановка генератора 1 тестов и блокируется прохождение импульсов через элемент И (это повышает помехоустойчивость схемы) .

Если результаты контроля при дан- ном входном наборе положительные (амплитуда и временные параметры выходных сигналов укладываются в заданные пробелы), то на выходах блоков 4 и 25 сравнения устанавливаются еди- ничные уровни сигналов. На этом цикл контроля с одним набором входных сигналов заканчивается, и разрешается дальнейшая проверка,

Следующий цикл проверки начинает- ся с поступления единичных сигналов с выходов блоков 4 и 25 сравнения на входы элемента И 33. При этом единичный сигнал с выхода этого элемента, дифференцируясь цепочкой 39, посту- пает на вход элемента ИЛИ-НЕ 35,нулевой импульс с выхода которого поступает на единичный вход триггера 3 1 , устанавливая его в единичное состояние. Этот сигнал запускает генератор 1 и разрешает прохождение задержанных синхроимпульсов на вход счетчика.

В дальнейшем работа устройства аналогична описанной выше.

Если результат контроля в каком- либо цикле отрицательный, то устройство прекращает работу.

Формула изобретения

Устройство для контроля логических схем, содержащее генератор тестов, первую схему сравнения, блок шинных формирователей, коммутатор входов-выходов, генератор синхроимпульсов, регистр входов-выходов, регистр теста и блок синхронизации,причем первый выход блока синхронизации соединен с входом синхронизации генератора тестов, отличающее- с я тем, что, с целью повышения достоверности контроля, устройство содержит блок хранения эталона, регистр

0

j 0

5 о

Q

5

5

0

маски, группу формирователей имлуль- сов, группу элементов задержки, две группы элементов И, вторую схему сравнения, регистр эталонных временных интервалов, группу счетчиков, блок индикации, вычитатель, группу цифроаналоговых преобразователей,причем выход генератора синхроимпульсов соединен с первыми входами элементов И первой группы, выходы которых соединены со счетными входами счетчиков группы, группы разрядных выходов которых соединены с группами входов соответствующих элементов И второй группы, входы которых соединены с выходами соответствующих формирователей импульсов группы и через соответствующие элементы задержки группы - с- входами сброса соответствующих счетчиков группы, счетные входы которых соединены с выходами соответствующих элементов И первой группы, вторые входы которых соединены с выходами регистра маски, информационные входы которого соединены с выходами признака маски генератора тестов, выходы задания эталонного временного кода которого соединены с информационными входами регистра эталонных временных интервалов, группа выходов которого соединена с первой группой входов первой схемы сравнения, вторая группа входов которой соединена с выходами элементов И второй группы, выходы Равно и Неравно первой схемы сравнения соединены с первым входом блокировки блока синхрониза- цки и с первым информационным входом блока индикации соответственно,третьи входы элементов И первой группы соединены с выходами блока шиннь;х формирователей и входами соответствующих формирователей импульсов группы, информационные входы блока шинных формирователей соединены с выходами коммутатора входов-выходов и с первой группой информационных входов вычита- теля, вторая группа информационных входов которого соединена с группой выходов блока хранения эталона, адресные входы которого соединены с выходами признака адреса генератора тестов, выход признака начала контроля которого соединен с входом пуска блока синхронизации, второй вход блокировки блока синхронизации соединен с выходом Равно второй схемы сравнения, выход Неравно которой соединен с вторым информационным входом Олока индикации, вход синхронизации которого соединен с вторым выходом блока синхронизации, третий выход ко- торого соединен с синхровходом вычита теля, группа выходов которого соединена с первой группой информационных входов второй схемы сравнения, вторая группа информационных входов которой соединена с группой выходов признака эталона регистра тестов, информационные входы которого соединены с выходами признака теста генератора тес-г тов, выходы признака входов-вьгходов которого соединены с информационными входами регистра входов-выходов, выходы которого соединены с управляющими входами коммутатора входов-выходов, информационные входы которого соединены с выходами соответствующих цифроанапоговых преобразователей группы, стробирующие входы которых объединены с четвертым выходом блока синхронизации, пятый выход которого соединен с синхровходом второй схемы сравнения, шестой выход блока синхронизации соединен с синхровходом регистра входов-выходов, седьмой выход блока синхронизации соединен с синхровходом блока шинных формирователей, восьмой выход блока синхронизации соединен с синхровходом регистра теста, входы-выходы коммутатора входов- выходов являются входами-выходами устройства для подключения к входам- выходам контролируемой логической схемы.

Изобретение относится к области автоматики и вычислительной техники и м.б. использовано для контроля логических схем. Цель изобретения - повышение достоверности контроля. Устройство содержит генератор тестов J, регистр теста 2, группу ЦАП 3, схемы сравнения 4,25, контролируемую схему 5, вычитатель 6, блок синхронизации 7, блок индикации 8, блок хранения эталона 9, регистр входов-выходов 10, коммутатор входов-выходов 11, шинные формирователи 16, регистр маски 17, генератор 18, группы элементов И 19,21, группу счетчиков 20, группу формирователей импульсов, регистр эталонных временных интервалов 24, группу элементов задержки 26. 4 ил. (Л 00 00 ел

Фиг. 2