Кодек адаптивного дельта-модулятора Советский патент 1988 года по МПК H03M3/02 

11/ 15 W

-

54 г V

LtEnJ

Г Т

, I ГТ1

(Л

гтт-Я-М

-L -L -ц

00

00

о

OfS со

Изобретение относится к автоматике и вычислительной технике. Его использование в системах передачи данных позволяет упростить кодек и повысить точность преобразования за счет расширения динамического диапазона. Кодек адаптивного дельта-модулятора содержит компаратор 1, триггер 2, анализатор 3 перегрузки, интегратор 5, источник 6 тока, усилитель 7 и переключатели 9, 10. Благодаря введению генератора 4 сигнала компандиррвания, источника 8 опорного напряжения и переключателей 11 и 12 коэффициент усиления усилителя 7 изменяется так же, как и аппроксимирующий сигнал, что обеспечивает расширение динамического диапазона. 1 з.п. ф-лы, 2 ил.

Физ. 1

Изобретение относится к автома- тике и вычислительной технике и может быть использовано в системах передачи данных.

Цель изобретения - упрощение кодека и повышение точности преобразо вания за счет расширения динамичес кого диапазона.

На фиг. 1 приведена функциональная схема кодека адаптивного дельта- модулятора; на фиг. 2 - пример выполнения усилителя.

Кодек адаптивного дельта-модулятора содержит (фиг . 1) компаратор 1 ,три гер 2,анализатор 3 перегрузки, генератор 4 сигнала компандирования, интегратор 5, источник 6 тока, усилитель 7, источник 8 опорного напряжения и первый - четвертый переключатели 9-12. На фиг. 1 обозначены аналоговый 13 и цифровой 14 входы, вход 15 синхронизации, цифровой 16 и аналоговый 17 выходы 16, 17, а также информационный и первый и второй управляющие входы 18-20 усилителя 7 ,

Анализатор 3 перегрузки служит для регистрации появления в дельта- модулированном сигнале наперед заданного числа (обычно 3-4) идущих подряд единиц или нулей,

Генератор 4 сигнала компандирования обеспечивает регулировку шага квантования в зависимости от скорости изменения аналогового сигнала.

Источник 6 тока служит для регулировки тока заряда интегратора 5 с учетом знака дельта-модулированного сигнала. Усилитель 7 (фиг. 2) выполнен в виде перемножителя аналоговых сигналов.

Кодек адаптивного дельта-модулятора работает следующим образом.

В случае, когда переключатели 9- 12 поставлены в указанные на фиг. 1 положения, т.е. первый переключатель 9 соединяет с выходом свой первый вход, второй переклкэчатель 10 - второй вход, третий переключатель

11коммутирует свой вход с первым выходом, а четвертый переключатель

12- с вторым выходом, кодек работает в режиме модуляторй. При переводе переключателей 9-12 в другое положение кодек работает в режиме демодулятора.

В режиме модулятора входной сигнал с входа 13 устанавливается в

усилителе 7 и поступает на прямой вход компаратора 1, На инверсный вход компаратора 1 подается аппроксимирующее напряжение, сформированное на интеграторе 5.

Результат сравнения компаратора 1 в момент прихода синхросигнала с входа 15 записывается в триггер 2, который определяет знак приращения аппроксимирующего напряжения.

При большой скорости нарастания входного сигнала аппроксимирующее напряжение не успевает его отслеживать. В выходной последовательности модулятора появляются пачки импульсов одного знака. Когда длительность этих пачек достигает 3, на выходе анализатора 3 появляется высокий потенциал, что приводит к заряду емкости генератора 4 и увеличению выходного тока на его первом входе.

Ток интегратора 5, задаваемый источником 6 тока, увеличивается, следовательно, увеличивается и приращение аппроксимирующего напряжения. Таким образом, осуществляется адаптация модулятора под входной сигнал.

При уменьшении входного сигнала пачки импульсов одного знака исчезают , что приводит к уменьшениювеличины аппроксимирующего напряжения. Выходной сигнал снимается с выхода -16.

В режиме демодулятора входной цифровой сигнал поступает на вход 14, а выходной декодированный сигнал снимается с выхода 17.

0

5

Работа усилителя 7, управляемого тем же самым сигналом, что и интегратор, приводит к тому, что сигнал, поступающий на компаратор i, имеет 5 более узкий амплитудньш диапазон, что позволяет уменьшить чувствительность компаратора 1 и снизить требования к интегратору 5, использовать более простую схемотехнику и снизить протребляемую мощность. При сохранении чувствительности компаратора 1 на прежнем уровне предлагаемый кодек воспринимает и обрабатывает входные сигналы в значительно большем амплитудном диапазоне.

Достоверность передачи речи увеличивается, так как одновременное управление усилителем 7 и интегратором 5 приводит к реализации нелиней

ного закона компандирования в зависимости от выходного тока генератора 4.

При увеличении выходного тока генератора 4 в 2 раза относительное изменение приращения аппроксимирующего напряжения по отношению к сигналу на выходе усилителя 7 составляет 4 раза, что позволяет обраба- тывать резкие изменения речевого сигнала с меньшей ошибкой, при меньшем сигнале перегрузки, т.е. с большей достоверностью.

Работа усилителя 7 в случае pea- лизации его в виде перемножителя аналоговых сигналов (фиг. 2) происходит следующим образом.

При изменении коллекторных токов транзисторов 21 и 22 пропорционально току генератора 4 на входе 19 коэффициент усиления первого каскада и всего усилителя 7 изменяется обратно пропорционально величине этих токов за счет изменения величи ны сопротивления перегрузки первого каскада (транзисторы 23 и 24 в диодном включении).

В режиме декодирования, когда ток управления подается на вход 20 усилителя 7, коэффициент усиления первого каскада постоянен, а козф- фициент усиления второго каскада на транзисторах 25 и 6 изменяется прямо пропорционально току управления, что обеспечивает восстановление ис- ходного сигнала на выходе 17 кодека

Таким образом, кодек адаптивного дельта-модулятора имеет простое выполнение и обладает большим амплитудным диапазоном передаваемых сигналов, что обеспечивает более высокую достоверность восстановления речи.

Формула изобретения

0

5

5

0

0

5

0

усилителя, компаратор, второй переключатель, первый вход которого является цифровым входом кодека, триггер, вход синхронизации которого является входом синхронизации кодека, прямой выход триггера соединен с первым информационным входом анализатора перегрузки и является цифровым выходом кодека,, источник тока, выход которого через интегратор подключен к инверсному входу компаратора и второму входу первого переключателя, отличающийся тем, что, с целью упрощения кодека и повышения точности преобразования за счет расширения динамического диапазона, в кодек введены генератор сигнала компандирования, третий и четвертый переключатели и источник опорного напряжения, рыход усилителя соединен с прямым входом компаратора и является аналоговым выходом кодека, выход компаратора соединен с вторым входом второго переключателя, выход которого соединен с информационным входом триггера, первый вход источника тока подключен к прямому выходу триггера, инверсный выход которого соединен с вторым входом источника тока и вторым информационным входом анализатора перегрузки, вход синхронизации которого подключен к входу синхронизации кодека, выход анализатора перегрузки соединен с входом генератора сигнала компандирования, первый и второй выходы которого подключены соответственно к третьему входу источника тока и входу четвертого переключателя, выход источника опорного напряжения соединен с входом третьего переключателя, первый и второй выходы которого объединень с одноименными выходами четвертого переключателя и подключены к одноименным управляющим входам усилителя.

Фие. 2