Цифровой измеритель длительности временных интервалов Советский патент 1988 года по МПК G04F10/04 

(21)3965897/24-21

(22)23.09.85

(46) 15.03.88. Бюл. № 10

(75) С. Б. Демин

(53) 681.317.77(088.8)

(56) Шпяндин В. М. и др. Иифровые

электроизмерительные приборы. - М.:

Энергия, I 974 , с. I37,

Авторское свидетельство СССР

№ 913325,

G 04 F 10/04, 1982.

(54) ЦИФРОВОЙ ИЗМЕРИТЕЛЬ ЛЛИTF ЛЬ lOC- ТИ ВРЕМКНИЫХ ИНТЕРВАЛОВ (57) Изобретение относится к измерительной и вычисли гелыюй технике, в частн(..сти к измерител1знмм преобразо- вателя { временных интервалов в цифровой код, и может быть использовано в цифрорых системах преобразования формь: информации. Целью изобретения является повы1че ие точности и yc copefiHO процесса }зьт(лняемых из- меррний. Дпя достижения это цели в устройств о дoпoлнитeльf o введены регистры 3 и 4, сумматор 5, входной блок I, элемент 6 задержки и цифро- ЫО11 компаратор 9. Кроме того, уст- poiicTBO содержит многоканалььгый генератор 2 импульсов, регисгрь 7 и 8, триггер 10 управления, глину II запуска, входную гаину 12 запроса, входную шину 13 управления, входную НИНУ 14, выходн то шину 15 данных и выкодную гаину 16 блокирования записи. Цредложенная схема построения устройства обеспечивает асинхронный режи:- Р аботы с внешним т1равляющим устройством с текущим анализом на повторяемость смежных результатов измерения. 1 ил.

«

(Л

/г

74

/J

00

NU

яЛ.

00

Изобретение относится к измерительной технике и вычислительной технике, а именно к измерительным преобразователям временных интерва лов в цифровой код, и может бып-. использовано в цифровых системах преобразования формы информации.

Цель изобретения - повышение точности и быстродействия измерений.

На чертеже представлена структурная схема устройства.

Цифровой измеритель длительности временных интервалов содержит вход- ной блок 1, многоканальный генератор 2 импульсов, регистры 3 и 4, сумматор 5, элемент 6 задержки, регистры 7 и 8, цифровой компаратор 9 триггер 10 управления, шину 11 за- пуска устройства, выходную шину 12 запроса, выходную шину 13 управления, входную шину 14, выходную шину 15 данных и выходную шину 16 блокирования записи.

Первый вход триггера 10 управления подключен к входной шине 13 управления, выходы многоканального генератора 2 - к соответствующим информационным входам регистра 3, шина II запуска измерителя - к управляющему входу входного блока 1 и входу запуска генератора 2, выходы которого соединены с информаггион ными входами регистра А, выходы раз рядов регистров 3 и 4 подключены соответственно к первой и второй группам входов сумматора 5, выходы которого подключены к соответстпующиь информационным входам регистра 7, выходы разрядов которого соединены с соответствую аими информацт ониы:-ги входами регистра 8, выходной шингй 15 данных измерителя и группой входов цифрового компарлторп 9. вторая группа входов которого соединена с соответствук11ии П1 вмх(;дпг-:н разрядов регистра 8, а выход - с шиной 16 блокирования записи измори теля, входная шина 14 которого С)е динена с сигнальных входом входного блока 1, вход блокировки которого подключен к выходной шигге 12 запроса измерителя и выходу триггера 10, синхровход регистра 3 подключен к первому выходу входного блока, второй выход которого подключен непосредственно к синхровхол1У регистра 4 и через злемент 6 задержки к синхровходам регистров 7 и 8 и второму входу триггера 10,

ycTpoiicTBo работает следующим образом .

I j Первоначальный момент устройст- 4(1 ус а11авлпваатся в исходное состоя Н .Ц;. Устройство переводится в режим рпботь при подаче управляющего пиф- po)ioro сигнала Разрешение высокого ТТЛ-уровня по шине 11 на входы управления входного блока и генератора 2. По этому цифровому сигналу производится подготовка к работе пх(7ппого блока I запуска генератора 2. На его п-разрядном выходе осуществляется формирование высокостабильной опорной измерительной сетки частот f,-f, (где п - разрядность генератора 2) соответствующих длительностей Т|-Т,

где Т , (п

сто Я1П-1е .

1 ыходпой спп ап низкого ТТЛ-уров чя триггера 10 управления блокирует по входу иходно1 блок 1 и формирует .;а 53ЫХСДНОЙ niinie 12 запроса цифро- Tioit .игнал Заг. рос. В ответ на это с-.п-иал по ркодной шипе 13 управлении подается пифроной импульсный сигнал Подтверждение высокого ТТЛ , по которому пе1зеводится в е;1И П-;чное состояние триггер 10 уп- р; Л1ления. Это приводит к снятию на я.ылогиюй 1пнне 12 запроса сигнала за П|;оса на обсл -живание и разблокиро- .itt входа иходмого блока 1 . С ;г;ого момента импульсные сигналы | .:- менной интсрпал мог ут прохо- j HTb по рхол,н(11{ шипе 14 через входн )к 1 и формировать на его тчлходах ачфровые импульсные сигналы спнхро- .чизяции высокого ТТЛ-уровня начала и ;;онца измеряем(5го временного ин- теоь .аа длительное ; Ту .

С приходом положительного фронта цифрового сиг налл временного интервала длительности Т,, поступающего через нходную тину 14 на вход вход- FiOT o блока 1 , ня его первом ьы ходе ф 0р 1ру ется цифровой импульсь ый сиг HEJi синхронизации высокого ТТЛ-уровня, по которому производится запись с регистр 3 текущего цифрового кода

N(,., , формируемого на выходах генератора 2, и хранится до прихода следующего положительного фронта из меряемого временного интервала длительности Т .

С приходом отрицательного фронта цифрового сигнала временного интервала длительности Т, на втором выходе входного блока 1 в этом случае формируется цифровой импульсный сигнал синхронизации высокого ТТЛ-уровня. По этому сигналу производится запись в регистр 4 текущего цифрового кода -2; который выставляется в данный момент на выходах генератора 2. В регистр 7 в следующий момент записывается текущий цифровой код результата данного такта преобразо- ва1тия, вычисленный в сумматоре 5 устройства:

NX- NCM,, N,,,M + N,;,

(1)

где Nj. - цифровой код преобразования на выходах сумматора 5 устройства. Одновременно в регистр 8 переписывается цифровой код Ny результата предыдущего такта преобразования с выходов регистра 7 устройства. С выходов регистров 7 и 8 цифровые коды N и N поступают на соответствующие входы цифрового компаратора 9, в котором выполняется анализ на их равенство, при котором на его выходе равенства сформируется цифровой сигнал Блокирование записи высокого ТТЛ-уровня, поступающий на шину 16 блокирования записи устройства.

С выходов регистра 7 текущий цифровой код N ;t результата преобразования поступает на выходную шину 15 , формируя выходную цифровую информацию Данные. В конце данного та;;та преобразования также осуществляется перевод триггера 10 управления в исходное нулевое состояние, что приводит к формированию .нп выходной щине 12 запроса устройства цифрового сигнала Запрос и блокирование входа входного блока 1 устройства. На этом цикл преобразования заканчивается и устройство подготовлено к очередному циклу преобразования, который выполняется аналогично рассмотренному согласно (I). При этом частота регенерации выходной цифровой информации на интерфейс- нь к naiHax устройства определяется

8U184

частотой следования цифровых сигналов временных интервалов и бьгстро действием внешнего устройства управ ления.

Наличие элемента 6 задержки в устройстве позволяет в пределах текущего такта преобразования формировать итоговой цифровой информации на выходах устройства. При этом величина задержки элемента 6 задержки выбирается из условия ; где Т4, время задержки распрост- ранен я информационного сигнала че10

15

рез цепи регистра 4 и сумматора 5 устройства.

Работа устройства может быть принудительно остановлена при снятии цифрового сигнала Разрешение на входной шине 14 устройства.

Формула изобретения

Цифровой измеритель длительности временных интервалов, содержащий триггер управления, первый вход которого соединен с входной шиной управления измерителя, многоканальный

генератор импульсов, выходы которого подключены к сгоответствуюп1им информационным входам первого регистра, выходы разрядов которого подключены к соответствующим информационным входам второго регистра, отличающийся тем, что, с целью повьппения точности и быстродействия измерений, в него введены третий и четвертый регистры, сумматор, входной блок, элемент задержки и цифровой компаратор, причем шина запуска измерителя подключена к управляющему входу входного блока и входу запуска многоканального гене ратора импульсов, сигнальный вход, входного блока соединен с входной шиной измерителя, а вход блокировки подключен к выходной шине запроса и выходу триггера управления, первый

выход входного блока через элемент задержки подключен к второму входу триггера управления и синхровходам третьего и четвертого регистров, выходы разрядов последнего подключены

к первой группе входов цифрового компаратора, выходы которого соединены с выходной шиной блокирования записи измерителя, а первая группа входов подключена к выходной шине

4 1 86

данных измерителя, информационных к первой и второй группам входов входа1ч четвертого регис I pa и РЬ1чолам Koioporo подключены выходы разрядов разрядов третьего регистра, р;нфср 1а- cooi ветс t венно первого и второго ре ционные входы которого соединены с гистров, синхровходы ко7орых соеди- соответствуроти ги выходами сумматора, --ены с н горым выходом входного блока.